[发明专利]N型半导体器件及其制造方法

说明书

本发明公开了一种N型半导体器件，包括：形成于硅衬底表面上的栅极结构；栅极结构形成于凹槽中，包括依次叠加的栅介质层、N型功函数层和金属栅；沟道区形成于硅衬底表面中；N型半导体器件的工艺节点为7nm以下，凹槽的宽度为20nm以下；N型功函数层的厚度减薄到满足金属栅对所述凹槽进行完全填充的要求；N型功函数层的材料采用TaAl，利用TaAl的功函数接近所述底的导带底的特性来减少N型半导体器件的阈值电压，使功函数层的厚度和器件阈值电压同时满足7nm以下的工艺节点的器件要求。本发明还公开了一种N型半导体器件的制造方法。本发明能使N型功函数层的材料同时满足厚度缩小以及阈值电压减少的要求，能很好应用于7nm以下工艺节点的制程中。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种N型半导体器件。本发明还涉及N型半导体器件的制造方法。

背景技术

如图1所示，是现有N型半导体器件的结构示意图；为了表示器件等比例缩小对器件结构所产生的变化，图1中同时显示了两个器件，虚线AA左侧的N型半导体器件101a的栅极结构106a的长度Lg101大于虚线AA右侧的N型半导体器件101b的栅极结构106b的长度Lg102。

N型半导体器件101b为在N型半导体器件101a的基础上做等比例缩小形成，二者的工艺结构类似，分别包括：

形成于硅衬底102表面上的栅极结构，分别如标记106a和106b所示。

所述栅极结构形成于凹槽中，所述栅极结构包括依次叠加的栅介质层107、N型功函数层109和金属栅(未显示)；所述栅介质层107形成于所述凹槽的侧面和底部表面，所述N型功函数层109形成于所述栅介质层107的表面，所述金属栅需要将所述凹槽完全填充。

P型掺杂的沟道区形成于所述硅衬底102表面中，被所述栅极结构覆盖的所述沟道区的表面用于形成沟道。所述沟道区通常由P型阱103组成，由N+区组成的源区104和漏区105形成在所述栅极结构两侧的所述P型阱103中。

现有技术中，N型功函数层109通常采用TiAl，通过调节N型功函数层109的厚度来调节器件的阈值电压。

随着半导体技术的发展，工艺节点不断缩小，在半导体器件中通常会采用鳍体(Fin)结构并形成鳍式晶体管(FinFET)。所述栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面。

器件的栅极结构通常采用HKMG，HK表示栅介质层采用了高介电常数层，MG表示金属栅。在器件的形成工艺中，通常会先采用由伪栅介质层和伪多晶硅栅的伪栅极结构，利用伪栅极结构的自对准作用形成器件的源漏区，源漏区的形成区域通常还会形成嵌入式外延层。栅极结构形成之前需要先去除伪栅极结构。而伪栅极结构去除之后会形成凹槽，故栅极结构需要填充在凹槽中。随着工艺节点的缩小，栅极结构所填充的凹槽的宽度会不断缩小，这样就对栅极结构的尺寸造成到了限制。

如图1中，栅极结构106a中在形成所述N型功函数层109后，会留下较大的空隙110a，这时会满足金属栅的填充要求。但是随着工艺节点的缩小，Lg102变小后，所述N型功函数层109填充后，会使空隙110b较小，使得无法满足金属栅的填充要求；甚至，为了满足更小的器件阈值电压的要求，所述N型功函数层109的厚度会增加到无法留下空隙110b，这样就无法实现金属栅的填充。

发明内容

本发明所要解决的技术问题是提供一种N型半导体器件，能使N型功函数层的材料同时满足厚度缩小以及阈值电压减少的要求，能很好应用于7nm以下工艺节点的制程中。为此，本发明还提供一种N型半导体器件的制造方法。

为解决上述技术问题，本发明提供的N型半导体器件包括：

形成于硅衬底表面上的栅极结构。