[发明专利]半导体器件及其制造方法

说明书

在制造半导体器件的方法中，在衬底上方形成具有底部部分和位于底部部分上的上部部分的鳍结构。修整底部部分，使得底部部分的最上部的宽度小于上部部分的宽度。修整上部部分的底部端角以减小上部部分的底部处的上部部分的宽度。形成隔离绝缘层，使得上部部分从隔离绝缘层突出。形成伪栅极结构。形成源极/漏极结构。在伪栅极结构和源极/漏极结构上方形成层间介电层。用金属栅极结构替换伪栅极结构。本发明的实施例还涉及半导体器件。

技术领域

本发明的实施例涉及半导体器件及其制造方法。

背景技术

在鳍式场效应晶体管(FinFET)中，应防止或抑制鳍式结构的底部中的FinFET的沟道区域下方的区域中的电流泄漏。为了减少电流泄漏，可以使用比传统的硅衬底贵得多的绝缘体上硅(SOI)衬底，从而使得可以使用SOI衬底的埋氧层来隔离源极和漏极区域。可选地，可以在沟道区域下方掩埋穿通停止件或氧化物层，以增加其电阻率，从而减小电流泄漏。然而，在沟道区域下方形成穿通停止件并且在沟道区域下方形成氧化物层是复杂且难以控制的。

发明内容

本发明的一些实施例提供了一种制造半导体器件的方法，所述方法包括：在衬底上方形成具有底部部分和位于所述底部部分上的上部部分的鳍结构；修整所述底部部分，使得所述底部部分的最上部的宽度小于所述上部部分的宽度；修整所述上部部分的底部端角以减小所述上部部分的底部处的所述上部部分的宽度；形成隔离绝缘层，使得所述上部部分从所述隔离绝缘层突出；形成伪栅极结构；形成源极/漏极结构；在所述伪栅极结构和所述源极/漏极结构上方形成层间介电层；以及用金属栅极结构替换所述伪栅极结构。

本发明的另一实施例提供了一种制造半导体器件的方法，所述方法包括：在半导体衬底上方形成外延半导体层；通过图案化所述外延半导体层和所述半导体衬底形成鳍结构，使得所述鳍结构具有对应于所述半导体衬底的底部部分和对应于所述外延半导体层的上部部分；修整所述底部部分，使得所述底部部分的最上部的宽度小于所述上部部分的宽度；修整所述上部部分的底部端角以减小所述上部部分的底部的宽度；形成隔离绝缘层，使得所述上部部分从所述隔离绝缘层突出；形成伪栅极结构；形成源极/漏极结构；在所述伪栅极结构和所述源极/漏极结构上方形成层间介电层；以及用金属栅极结构替换所述伪栅极结构。

本发明的又一实施例提供了一种半导体器件，包括：隔离绝缘层，设置在衬底上方；鳍结构，具有设置在所述衬底上方的底部部分和上部部分，所述上部部分突出所述隔离绝缘层；栅极结构，设置在所述鳍结构的所述上部部分上方；以及源极/漏极结构，其中：所述底部部分具有锥形形状，并且所述上部部分的底部具有倒锥形形状，以及栅极介电层覆盖所述鳍结构的具有最小宽度的部分，所述鳍结构的具有最小宽度的部分位于所述鳍结构的具有最大宽度的部分下方。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据本发明实施例的鳍式场效应晶体管(FinFET)的顺序制造操作的各个阶段中的一个的截面图。

图2示出了根据本发明实施例的鳍式场效应晶体管(FinFET)的顺序制造操作的各个阶段中的一个的截面图。

图3示出了根据本发明实施例的鳍式场效应晶体管(FinFET)的顺序制造操作的各个阶段中的一个的截面图。

图4示出了根据本发明实施例的鳍式场效应晶体管(FinFET)的顺序制造操作的各个阶段中的一个的截面图。

图5示出了根据本发明实施例的鳍式场效应晶体管(FinFET)的顺序制造操作的各个阶段中的一个的截面图。

图6示出了根据本发明实施例的鳍式场效应晶体管(FinFET)的顺序制造操作的各个阶段中的一个的截面图。