[发明专利]可编程存储单元、可编程存储阵列及其读写方法

说明书

本发明涉及存储技术领域，提出一种可编程存储单元、可编程存储阵列及其读写方法，可编程存储单元包括：第一反熔丝，连接于第一电源端和输出端之间；第二反熔丝，连接于第二电源端和所述输出端之间；第三开关单元，连接所述输出端、第三电源端以及位置信号端，用于响应所述位置信号端的信号连通所述第三电源端和所述输出端。该可编程存储单元结构简单且具有较高的读取速度。

技术领域

本发明涉及存储技术领域，尤其涉及一种可编程存储单元、可编程存储阵列及其读写方法。

背景技术

由于一次可编程(OTP，One Time Programmable)存储器具有存储状态不受断电影响的特性，能够被应用于各种技术领域中。例如，一次可编程存储单元可以应用于动态随机存取存储器(DRAM)中，以控制冗余存储单元的打开或关断。例如，当有一个字线对应的存储单元区域的存储单元有缺陷时，对应的一次可编程存储单元将被编程(如由逻辑“0”变为逻辑“1”)，DRAM的控制电路将关闭对这个字线对应的存储单元的读写，并将打开冗余区域的存储单元的读写，此时，冗余区域对应的存储单元完全取代了有缺陷的存储区域的存储单元，DRAM的缺陷被修复。

然而，现有技术中的一次可编程存储单元结构复杂、占用面积大，且读取数据速度缓慢、可靠性差。

需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明的目的在于提供一种可编程存储单元、可编程存储阵列及其读写方法。该可编程存储单元能够解决现有技术中可编程存储单元结构复杂、占用面积大，且读取数据速度缓慢、可靠性差的技术问题。

本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本发明的一个方面，提供一种可编程存储单元，该可编程存储单元包括：第一反熔丝、第二反熔丝、第三开关单元。第一反熔丝连接于第一电源端和输出端之间；第二反熔丝连接于第二电源端和所述输出端之间；第三开关单元连接所述输出端、第三电源端以及位置信号端，用于响应所述位置信号端的信号连通所述第三电源端和所述输出端。

本发明的一种示例性实施例中，该可编程存储单元还包括第一开关单元、第二开关单元。第一开关单元连接所述第一电源端、所述第一反熔丝的第一端、第一控制端，用于响应所述第一控制端的信号连通所述第一电源端和所述第一反熔丝的第一端；第二开关单元连接所述第二电源端、所述第二反熔丝的第一端、第一控制端，用于响应所述第一控制端的信号连通所述第二电源端和所述第二反熔丝的第一端。

本发明的一种示例性实施例中，该可编程存储单元还包括D型触发器，所述D型触发器的数据输入端连接所述输出端，CP端连接时钟信号端。

本发明的一种示例性实施例中，所述第三开关单元包括第三晶体管，第三晶体管的控制端连接所述位置信号端，第一端连接所述输出端，第二端连接所述第三电源端。

本发明的一种示例性实施例中，所述第一开关单元包括第一晶体管，第一晶体管的控制端连接所述第一控制端，第一端连接所述第一电源端，第二端连接所述第一反熔丝的第一端；所述第二开关单元包括第二晶体管，第二晶体管的控制端连接所述第一控制端，第一端连接所述第二电源端，第二端连接所述第二反熔丝的第一端。

根据本发明的一个方面，提供一种可编程存储阵列，该可编程存储阵列包括多个反熔丝组、多个第三开关单元，每个所述反熔丝组对应连接不同的输出端，所述反熔丝组包括第一反熔丝和第二反熔丝，其中，所述第一反熔丝连接于与其对应的所述输出端和第一电源端之间，所述第二反熔丝连接于与其对应的所述输出端和第二电源端之间；所述第三开关单元与所述输出端一一对应设置，且每个所述第三开关单元对应连接不同的所述输出端和不同的位置信号端，其中，所述第三开关单元还连接第三电源端，用于响应与其对应的所述位置信号端的信号以连通所述第三电源端、与其对应的输出端。