[发明专利]包括扇出子封装件的层叠封装件

说明书

包括扇出子封装件的层叠封装件。一种层叠封装件包括：封装基板；以及使用第一连接凸块和第二连接凸块安装在封装基板上的扇出子封装件。扇出子封装件包括第一半导体管芯和再分配线RDL图案。第二半导体管芯层叠在封装基板上以提供第一阶梯结构，并且第三半导体管芯层叠在第二半导体管芯上以提供第二阶梯结构。第二半导体管芯和第三半导体管芯通过接合布线连接至封装基板。

技术领域

本公开的实施方式涉及封装技术，并且更具体地，涉及包括扇出子封装件的层叠封装件。

背景技术

近来，已经提出了高性能半导体封装件来提高操作速度。高性能半导体封装件中的每一个可以制造为包括层叠在封装基板上的多个半导体管芯。可以使用布线接合技术将多个半导体管芯电连接至封装基板。随着由电子系统处理的数据量的增加，可能需要增加半导体管芯的输入/输出(I/O)端子的数量，以便高速地处理数据。在这种情况下，可能需要先进的技术将半导体管芯的I/O端子电连接至封装基板。

发明内容

根据实施方式，层叠封装件包括：封装基板；使用第一连接凸块和第二连接凸块安装在封装基板上的扇出子封装件；层叠在扇出子封装件上的第二半导体管芯；层叠在第二半导体管芯上的第三半导体管芯；连接至第二半导体管芯的第一接合布线；以及连接至第三半导体管芯的第二接合布线。封装基板包括：连接至第一接合布线的第一布线接合指(finger)；连接至第二接合布线的第二布线接合指；与第一连接凸块连接的第一凸块接合指；以及与第二连接凸块连接的第二凸块接合指。扇出子封装件包括：嵌入有第一半导体管芯的包封层；从第一半导体管芯的表面延伸并连接至设置在包封层的底表面上的第一连接凸块的第一再分配线(RDL)图案；以及从第一半导体管芯的表面延伸并且将第一半导体管芯连接至设置在包封层的底表面上的第二连接凸块的第二RDL图案。

根据另一实施方式，层叠封装件包括：封装基板；使用第一连接凸块和第二连接凸块安装在封装基板上的扇出子封装件；层叠在扇出子封装件上以提供阶梯结构的第二半导体管芯；将第二半导体管芯连接至封装基板的接合布线；以及设置在第一连接凸块和第二连接凸块之间以在结构上支撑扇出子封装件的虚设凸块。扇出子封装件包括：嵌入有第一半导体管芯的包封层；从第一半导体管芯的表面延伸并连接至设置在包封层的底表面上的第一连接凸块的第一再分配线(RDL)图案；以及从第一半导体管芯的表面延伸并且将第一半导体管芯连接至设置在包封层的底表面上的第二连接凸块的第二RDL图案。

附图说明

图1是例示根据实施方式的层叠封装件的截面图。

图2和图3是例示图1所示的层叠封装件的部分的放大截面图。

图4是例示图1所示的层叠封装件的布线接合指、连接凸块和管芯焊盘的平面图。

图5是例示图4所示的管芯焊盘的放大平面图。

图6是例示图4所示的连接凸块和管芯焊盘的平面图。

图7是例示根据实施方式的层叠封装件中所包括的扇出子封装件的边缘部分的放大截面图。

图8是例示根据另一实施方式的层叠封装件的截面图。

图9是例示根据又一实施方式的层叠封装件的截面图。

图10是例示采用包括根据实施方式的至少一个层叠封装件的存储卡的电子系统的框图。

图11是例示包括根据实施方式的至少一个层叠封装件的另一电子系统的框图。

具体实施方式

本文使用的术语可以对应于考虑到它们在实施方式中的功能而选择的词，并且术语的含义可以根据实施方式所属领域的普通技术人员而解释为不同。如果详细定义了术语，则可以根据定义来解释术语。除非另有定义，否则本文中使用的术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常所理解的含义相同的含义。