[发明专利]错误校正电路和具有错误校正电路的存储器控制器

权利要求书

1.一种错误校正电路，包括：

错误校正解码器，在顺序选择包括多个子矩阵的奇偶校验矩阵的列层的同时，基于列层对读取向量执行错误校正解码，其中所述列层包括所述奇偶校验矩阵的列组，并且

其中所述错误校正解码器包括：

多个存储器区域，存储与所述奇偶校验矩阵相对应的多个校验节点的值；以及

校验节点处理器，访问与当前选择的列层中包括的循环置换矩阵即CPM相对应的所述多个存储器区域中的一个或多个，并更新存储在所访问的一个或多个存储器区域中的校验节点的值，

其中所述奇偶校验矩阵中包括的行被分组成多个行组，并且在所述行组中的每一个中针对每个列层包括至多一个CPM。

2.根据权利要求1所述的错误校正电路，其中所述存储器区域被分组成与所述行组中的每一个相对应的多个存储器区域组，并且

其中所述校验节点处理器包括多个校验节点单元组，所述多个校验节点单元组中的每一个访问所述多个存储器区域组之中的相应存储器区域组并更新存储在所访问的存储器区域组中的校验节点的值。

3.根据权利要求2所述的错误校正电路，其中所述多个存储器区域组中的每一个包括两个或更多个存储器区域子组，并且基于所述子矩阵中的每一个的大小来确定所述存储器区域子组中的每一个中包括的存储器区域的数量，

其中所述校验节点单元组中的每一个可访问所述存储器区域组之中的相应存储器区域组中包括的所述两个或更多个存储器区域子组。

4.根据权利要求3所述的错误校正电路，其中所述校验节点单元组中的每一个访问在可访问的所述两个或更多个存储器区域子组之中的与包括在所述当前选择的列层中的第一CPM相对应的存储器区域子组。

5.根据权利要求4所述的错误校正电路，其中所述校验节点单元组中的每一个包括校验节点单元，基于所述子矩阵中的每一个的大小来确定所述校验节点单元的数量，

其中所述校验节点单元中的每一个相对于所述两个或更多个存储器区域子组中的每一个可访问相应存储器区域子组中包括的存储器区域之中的任意一个存储器区域。

6.根据权利要求2所述的错误校正电路，其中所述校验节点单元组的数量与所述行组的数量匹配。

7.根据权利要求2所述的错误校正电路，其中所述校验节点单元组并行地更新与包括在所述当前选择的列层中的循环置换矩阵即CPM相对应的校验节点的值。

8.根据权利要求1所述的错误校正电路，进一步包括：错误校正编码器，通过使用用于所述错误校正解码的所述奇偶校验矩阵来执行错误校正编码。

9.一种存储器控制器，包括：

错误校正编码器，使用包括多个子矩阵的奇偶校验矩阵，通过执行错误校正编码来生成码字；以及

错误校正解码器，在错误校正解码中，在顺序选择用于所述错误校正编码的所述奇偶校验矩阵的列层的同时，基于列层对与所述码字相对应的读取向量执行所述错误校正解码，其中所述列层包括所述奇偶校验矩阵的列组，

其中所述奇偶校验矩阵中包括的行被分组成多个行组，并且在所述行组中的每一个中针对每个列层包括至多一个循环置换矩阵，即CPM。

10.根据权利要求9所述的存储器控制器，其中所述错误校正解码器包括：

多个存储器区域，存储与所述奇偶校验矩阵相对应的多个校验节点的值；以及

校验节点处理器，访问与当前选择的列层中包括的循环置换矩阵即CPM相对应的所述多个存储器区域中的一个或多个，并更新存储在所访问的存储器区域中的校验节点的值。

11.根据权利要求10所述的存储器控制器，其中所述存储器区域被分组成与所述行组中的每一个相对应的多个存储器区域组，

其中所述校验节点处理器包括多个校验节点单元组，所述多个校验节点单元组中的每一个访问所述多个存储器区域组之中的相应存储器区域组并更新存储在所访问的存储器区域组中的校验节点的值。