[发明专利]半导体器件及其形成方法

说明书

本发明的实施例提供了一种半导体器件及其形成方法。所述方法包括在衬底上方形成底部电极层。在所述底部电极层上方形成磁隧道结(MTJ)层。在所述MTJ层上方形成顶部电极层。图案化所述顶部电极层。在图案化所述顶部电极层之后，在所述MTJ层和所述底部电极层上实施一个或者多个工艺周期。图案化的顶部电极层、图案化的MTJ层、以及图案化的底部电极层形成MTJ结构。所述一个或者多个工艺周期的每一个包括：在所述MTJ层和所述底部电极层上以第一持续时间实施蚀刻工艺，以及在所述MTJ层和所述底部电极层上以第二持续时间实施磁处理。

技术领域

本申请的实施例涉及半导体领域，并且更具体地，涉及半导体器件及其形成方法。

背景技术

作为示例，半导体存储器在用于电子应用的集成电路中使用，该电子应用包括无线电、电视、手机、以及个人计算设备。一种类型的半导体存储器件是磁阻随机存取存储器(MRAM)，其涉及将半导体技术与磁性材料和器件相结合的自旋电子学。电子通过其磁矩而非其电荷自旋，电子的自旋用于指示位值。

典型的MRAM单元可以包括磁隧道结(MTJ)堆叠件，该堆叠件包括钉扎层、位于钉扎层上方的被钉扎层、位于被钉扎层上方的隧道层、以及位于隧道层上方的自由层。在MRAM单元的形成期间，首先沉积多层覆盖层。然后，通过光刻对覆盖层进行图案化，以形成MTJ堆叠件。然后形成盖介电层，以包括MTJ堆叠件的侧壁上的一些部分和可能位于顶面上方的其他部分。盖介电层保护MTJ堆叠件。

发明内容

根据本申请的实施例，提供了一种形成半导体器件的方法，包括：在衬底上方形成底部电极层；在底部电极层上方形成磁隧道结层；在磁隧道结层上方形成顶部电极层；图案化顶部电极层；以及在图案化顶部电极层之后，在磁隧道结层和底部电极层上实施一个或者多个工艺周期，其中，图案化的顶部电极层、图案化的磁隧道结层、以及图案化的底部电极层形成磁隧道结结构，并且其中，一个或者多个工艺周期中的每个包括：在磁隧道结层和底部电极层上以第一持续时间实施蚀刻工艺；以及在磁隧道结层和底部电极层上以第二持续时间实施磁处理。

根据本申请的实施例，提供了一种形成半导体器件的方法，包括：将晶圆引入工艺室，晶圆包括：位于衬底上方的底部电极层；位于底部电极层上方的磁隧道结层；以及位于磁隧道结层上方的图案化的顶部电极层；当晶圆位于工艺室中时，在晶圆上实施一个或者多个工艺周期，其中，一个或者多个工艺周期中的每个包括：使用工艺室的离子束蚀刻系统，在磁隧道结层和底部电极层上以第一持续时间实施离子束蚀刻工艺；以及使用工艺室的磁系统，以第二持续时间实施磁隧道结层和底部电极层的磁处理。

根据本申请的实施例，提供了一种半导体器件，包括：衬底；磁隧道结结构，位于衬底上方，其中，磁隧道结结构包括：底部电极；磁隧道结堆叠件，位于底部电极上方；以及顶部电极，位于磁隧道结堆叠件上方；氧化物层，位于磁隧道结堆叠件的侧壁上；以及间隔件，位于磁隧道结结构的侧壁上，其中，间隔件与底部电极的侧壁、顶部电极的侧壁、以及氧化物层物理接触。

本申请的实施例提供了磁隧道结器件及其形成方法

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图9是根据一些实施例的半导体器件的形成中的中间阶段的横截面图；

图10示出了根据一些实施例的在半导体器件的形成的各个阶段中使用的系统；

图11示出了根据一些实施例的在蚀刻阶段期间的蚀刻/磁处理室；

图12示出了根据一些实施例的在磁处理阶段期间的蚀刻/磁处理室；

图13示出了根据一些实施例的蚀刻/磁处理工艺的工艺流程；

图14示出了在一些实施例中形成半导体器件的方法的工艺流程。