[发明专利]静电放电保护装置及其布局设计

说明书

本发明涉及一种用于半导体装置的静电放电(ESD)保护装置，其包括栅极、源极以及漏极，所述源极包括具有多个源极接触点的硅化部，所述漏极包括具有多个漏极接触点的硅化部，其中所述源极以及所述漏极沿装置轴线远离所述栅极延伸。所述静电放电保护装置包括电阻保护氧化部，其个别地位于所述多个漏极接触点之间以及所述多个源极接触点之间的所述半导体装置上。

技术领域

本发明涉及一种半导体基板的静电放电(ESD)保护装置。本发明亦涉及制造静电放电(ESD)保护装置。

背景技术

静电放电(ESD)是指具有不同静电势的两个物体之间的静电电荷的自然且快速的转移。静电放电的常见例子包括相对比较无害的例子(例如：在地毯上拖曳移动并触摸门把之后可能会受到的电击)到一些比较极端例子(例如：闪电)。在电子设备领域，特别是集成电路(IC)中，静电放电是一个非常显著的问题。静电放电所产生的高温会导致集成电路元件的金属因融化、接面电热短路、氧化物破裂或其他严重损坏而开路。随着技术规模的缩小，对静电放电的敏感性增加，并且直接连接到I/O焊盘的元件特别容易受到影响。

有鉴于上述情况，现有IC中都存在静电放电保护装置。静电放电(ESD)保护电路可以在许多应用中提供静电放电保护。各种不同的静电放电保护装置可用于此类电路中。它们通常与要保护的电路并行放置，以便可以安全地分流由静电放电事件引起的瞬间放电电流(大电流)。这种装置有时被称为静电放电“箝位器”，因为节点电压被箝位到安全位级。

发明内容

本发明的目的已阐明于权利要求书，独立权利要求可适当地与附加权利要求的特征结合，而不限于权利要求书所公开的内容。

根据本发明的第一目的，提供一种用于半导体装置的静电放电(ESD)保护装置，其包括栅极、源极以及漏极，所述源极包括具有多个源极接触点的硅化部(silicideportion)，所述漏极包括具有多个漏极接触点的硅化部(silicide portion)，其中所述源极以及所述漏极沿着装置轴线远离所述栅极延伸。所述静电放电保护装置包括电阻保护氧化(RPO)部，所述电阻保护氧化部个别地位于所述半导体装置中的所述多个漏极接触点之间以及所述多个源极接处点之间。

根据本发明的所述第一目的的一实施例中，所述电阻保护氧化部包括多个电阻保护氧化区(RPO region)，所述多个电阻保护氧化区与其所位于的所述半导体区域具有相同的宽度。

在根据本发明的所述第一目的的一个实施例中，该电阻保护氧化区分别位于所述多个漏极接触点之间和所述多个源极接触点之间。

在根据本发明的所述第一目的的一个实施例中，所述半导体装置的所述多个漏极接触点群组化为多个漏极接触部，所述多个电阻保护氧化区位于所述多个漏极接触部之间。

在根据本发明的所述第一目的的一个实施例中，所述半导体装置的所述多个源极接触点群组化为多个源极接触部，所述多个电阻保护氧化区位于所述多个源极接触部之间。

在根据本发明的第二目的的一个实施例中，其根据上述实施例，提供一种包括所述静电保护装置的静电放电保护电路。

根据本发明的第三目的的一个实施例中，提出一种布局样式(layout pattern)，其包括栅极区、源极区以及漏极区，所述源极区具有多个源极接触点，所述漏极区具有多个漏极接触点，其中所述源极区以及所述漏极区沿着装置轴线远离所述栅极区延伸。所述布局样式包括电阻保护氧化(RPO)部，其分别在所述多个漏极接触点之间的所述漏极区上以及在所述多个源极接触点之间的所述源极区上部分地覆盖所述半导体装置。

根据本发明的所述第三目的的一个实施例中，所述电阻保护氧化部包括多个电阻保护氧化区，所述多个电阻保护氧化区具有与其覆盖的所述半导体装置的区域相同的宽度。

根据本发明的所述第三目的的一个实施例中，所述多个电阻保护氧化区在所述多个漏极接触点间的所述漏极区上以及所述多个源极接触点间的所述源极区上覆盖所述半导体装置。