[发明专利]形成半导体器件的方法及半导体器件

说明书

半导体器件包括衬底。第一介电层位于衬底上方。第一互连件位于第一介电层中。第二介电层位于第一介电层和第一互连件上方。导电通孔延伸穿过第一介电层、第二介电层和衬底。导电通孔的最上表面与第二介电层的最上表面齐平。第三介电层位于第二介电层和导电通孔的上方。第四介电层位于第三介电层的上方。第二互连件位于第四介电层中。第二互连件延伸穿过第三介电层和第二介电层并且与第一互连件物理接触。根据本申请的其他实施例，还提供了形成半导体器件的方法。

技术领域

本申请的实施例涉及半导体领域，并且更具体地，涉及形成半导体器件的方法及半导体器件。

背景技术

半导体器件被用于各种电子应用中，例如，个人计算机、手机、数码相机和其他电子设备。通常通过以下方式制造半导体器件：依次在半导体衬底上沉积绝缘材料层或介电材料层、导电材料层和半导体材料层，并使用光刻和蚀刻工艺图案化各种材料层以在其上形成电路组件和元件。

半导体产业通过不断减小最小特征尺寸来持续提高各种电子组件(例如，晶体管，二极管，电阻器，电容器等)的集成密度，减小最小特征尺寸允许将更多的组件集成到给定区域中。但是，随着最小特征尺寸的减小，在所使用的每个过程中都会出现额外的问题，并且这些额外的问题应得到解决。

发明内容

根据本申请的实施例，提供了一种形成半导体器件的方法，包括：在衬底上方形成第一介电层；在第一介电层中形成第一互连件；在第一介电层和第一互连件上方形成第二介电层；在第一介电层、第二介电层和衬底内形成贯通孔，其中，形成所述贯通孔包括：在第一介电层、所述第二介电层和所述衬底中形成开口，所述开口设置为邻近所述第一互连件；在开口中并且在第二介电层上方沉积导电材料；以及在导电材料上执行平坦化工艺以暴露第二介电层；在第二介电层和贯通孔上方形成第三介电层；在第三介电层上方形成第四介电层；以及在第四介电层中形成第二互连件，第二互连件延伸穿过第三介电层和第二介电层并且与第一互连件物理接触。

根据本申请的实施例，提供了一种形成半导体器件的方法，包括：在衬底上方形成第一介电层；在第一介电层中形成第一互连件；在第一介电层和第一互连件上方形成第二介电层；在第一介电层和第二介电层内形成电容器，其中，形成电容器包括：在第一介电层和第二介电层中形成开口，开口设置为邻近第一互连件；沿开口的侧壁和底部并且在第二介电层上方形成第一导电层；在第一导电层上方形成第三介电层；在第三介电层上方形成第二导电层；以及在第一导电层、第三介电层和第二导电层上执行平坦化工艺以暴露第二介电层；在第二介电层和电容器上方形成第四介电层；在第四介电层上方形成第五介电层；以及在第五介电层中形成第二互连件，第二互连件延伸穿过第四介电层和第二介电层并且与第一互连件物理接触。

根据本申请的实施例，提供了一种半导体器件，包括：衬底；第一介电层，位于所述衬底上方；

第一互连件，位于第一介电层中；第二介电层，位于第一介电层和第一互连件上方；导电通孔，延伸穿过第一介电层、第二介电层和衬底，导电通孔的最上表面与第二介电层的最上表面齐平；第三介电层，位于第二介电层和导电通孔上方；第四介电层，位于第三介电层上方；以及第二互连件，位于第四介电层中，第二互连件延伸穿过第三介电层和第二介电层并且与第一互连件物理接触。

本申请涉及半导体器件的互连结构内的功能组件及其形成方法。

附图说明

当结合附图进行阅读时，从以下详细描述可以更好地理解本公开的各个方面。应该指出的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图8示出了根据一些实施例的半导体器件的制造的各个中间阶段的截面图。

图9A和图9B示出了根据一些实施例的半导体器件的截面图。

图10至图16示出了根据一些实施例的半导体器件的制造的各个中间阶段的截面图。