[发明专利]错误校正解码器及具有错误校正解码器的存储器控制器

说明书

本申请涉及一种错误校正解码器和具有该错误校正解码器的存储器系统。该错误校正解码器包括：节点处理器，用于基于用于迭代解码的至少一个参数来执行错误校正解码的至少一次迭代；可靠性信息生成器，在确定对应于当前迭代的错误校正解码不成功时，生成对应于当前迭代的可靠性信息；以及参数调整器，在确定可靠性信息满足预定条件时调整至少一个参数，并基于经调整的参数来控制节点处理器执行下一次迭代。

相关申请的交叉引用

本专利文件要求于2019年4月23日提交的申请号为10-2019-0047439的韩国专利申请的优先权和权益，该韩国专利申请通过引用整体并入本文以用于所有目的。

技术领域

所公开技术的各个实施例总体涉及一种错误校正解码器和具有该错误校正解码器的存储器控制器。

背景技术

存储器系统可包括临时或永久存储数据的存储介质。在诸如写入、读取、传送或处理的各种操作期间，可能会发生数据错误或数据损坏。

为了确保数据的可靠性，存储器系统可使用错误校正技术，诸如错误校正编码和错误校正解码。

发明内容

所公开技术的实施例涉及一种错误校正解码器和具有该错误校正解码器的存储器控制器。所公开的技术的一些实施例可减少或避免由错误校正解码失败所造成的错误平层(error floor)现象。

所公开技术的实施例可提供一种错误校正解码器。该错误校正解码器可包括：节点处理器，被配置成基于用于迭代解码的至少一个参数来执行错误校正解码的至少一次迭代；可靠性信息生成器，被配置成在确定对应于当前迭代的错误校正解码不成功时，生成对应于当前迭代的可靠性信息；以及参数调整器，被配置成在确定可靠性信息满足预定条件时调整至少一个参数，并基于经调整的参数来控制节点处理器执行下一次迭代。

所公开技术的实施例可提供一种存储器系统。该存储器系统可包括：存储器装置；以及存储器控制器，与存储器装置通信，并且被配置成从存储器装置的第一存储区域接收至少一个读取向量，并且基于所接收的读取向量来执行错误校正解码，其中存储器控制器包括：节点处理器，被配置成基于用于迭代解码的至少一个参数来执行错误校正解码的至少一次迭代；可靠性信息生成器，被配置成在确定对应于当前迭代的错误校正解码不成功时，生成对应于当前迭代的可靠性信息；以及参数调整器，被配置成在确定可靠性信息满足预定条件时调整至少一个参数，并基于经调整的参数来控制节点处理器执行下一次迭代。

附图说明

图1是示出基于所公开技术的一些实施例的错误校正电路的示例示图。

图2是示出图1所示错误校正解码器的示例示图。

图3是奇偶校验矩阵的示例。

图4是图3所示的奇偶校验矩阵的Tanner图的示例。

图5是示出使用图3所示奇偶校验矩阵计算的校正子向量的示例示图。

图6是示出在硬判决解码中通过使用一个读取值来生成初始对数似然比(LLR)值的进程的示例示图。

图7是示出在软判决解码中通过使用g个读取值来生成初始LLR值的进程的示例示图。

图8是查找表的示例。

图9是示出基于所公开技术的一些实施例的可靠性确定策略的示例表。

图10是示出基于所公开技术的一些实施例的调整参数的进程的示例示图。

图11是示出基于所公开技术的一些实施例的调整参数的进程的示例示图。

图12是示出基于所公开技术的一些实施例的调整参数的进程的示例示图。