[发明专利]一种UPI Link降速测试方法、系统、终端及存储介质

说明书

本发明提供一种UPI Link模拟降速测试方法、系统、终端及存储介质，包括：向指定UPI port口注入UPI DataLane Failover error，同时BIOS记录注错port口的限速值；校验web下报错误日志以及UPI降速的相关日志是否出现，若出现则重启系统；通过lspci命令抓取注错UPI port口对应的PCIE bus，获取所述对应PCIE bus的UPI Link速度值；比对所述UPI Link速度值与BIOS记录的限速值限速值是否一致，若一致则测试通过。本发明通过向UPI Port注入UPI DataLane Failover error，使之通道发生故障，从而达到UPI Link降速的目的，以此验证此时UPI Link工作机制是否正常。

技术领域

本发明涉及服务器技术领域，具体涉及一种UPI Link降速测试方法、系统、终端及存储介质。

背景技术

随着计算机技术的迅速发展，服务器逐渐成为网络平台中高性能计算机，其应用的广泛和科技进步的不断发展，不断要求服务器性能的升级。在服务器工作中，UPI是CPU链接的总线，只有UPI带宽足、灵活性强，才能达到高的传输速率，使得CPU之间数据通讯加载模块更加强大。目前UPI Link功能测试尚有不足，本发明在阐述UPI Link降速的原理的基础上，利用测试的方法和想法，完善UPI Link功能测试机制，进而提高服务器性能。

发明内容

针对现有技术的上述不足，本发明提供一种UPI Link降速测试方法、系统、终端及存储介质，以解决上述技术问题。

第一方面，本发明提供一种UPI Link降速测试方法，包括：

向指定UPI port口注入UPI DataLane Failover error，同时BIOS记录注错port口的限速值；

校验web下报错误日志以及UPI降速的相关日志是否出现，若出现则重启系统；

通过lspci命令抓取注错UPI port口对应的PCIE bus，获取所述对应PCIE bus的UPI Link速度值；

比对所述UPI Link速度值与BIOS记录的限速值限速值是否一致，若一致则测试通过。

进一步的，所述方法还包括：

在BIOS Setup中设置选项System Errors＝Enable，确保web下可记录日志；

设置支持Link L0p节能状态。

进一步的，所述方法还包括：

查看UPI link status，确保CPU之间的UPI所有通道都被连接。

进一步的，所述方法还包括：

检查注错通道状态是否显示为断开，若否则发出测试错误提示。

第二方面，本发明提供一种UPI Link降速测试系统，包括：

错误注入单元，配置用于向指定UPI port口注入UPI DataLane Failover error，同时BIOS记录注错port口的限速值；

错误校验单元，配置用于校验web下报错误日志以及UPI降速的相关日志是否出现，若出现则重启系统；

速度抓取单元，配置用于通过lspci命令抓取注错UPI port口对应的PCIE bus，获取所述对应PCIE bus的UPI Link速度值；

速度比对单元，配置用于比对所述UPI Link速度值与BIOS记录的限速值限速值是否一致，若一致则测试通过。

进一步的，所述系统还包括：