[发明专利]一种VPP Address传递方法、系统及存储介质

说明书

本发明涉及一种VPP Address传递方法、系统及存储介质，包括以下步骤：S1：背板端的VPP Address strap pin引脚设置下拉电阻；S2：需要配置为高电平信号的引脚，在主板端通过上拉电阻连接到VCC引脚；并使用线缆将该引脚连接至背板；S3：需要配置为低电平信号的引脚，悬空处理。

技术领域

本发明属于服务器技术领域，具体涉及一种VPP Address传递方法、系统及存储介质。

背景技术

NVM Express(NVMe)，或称非易失性内存主机控制器接口规范 (Non-VolatileMemory express),是一个逻辑设备接口规范；是与 AHCI类似的、基于设备逻辑接口的总线传输协议规范(相当于通讯协议中的应用层)，用于访问通过PCI-Express(PCIe)总线附加的非易失性内存介质。规范目的在于充分利用PCI-E通道的低延时以及并行性，还有当代处理器、平台与应用的并行性，在可控制的存储成本下，极大的提升固态硬盘的读写性能，降低由于AHCI接口带来的高延时，彻底解放SATA时代固态硬盘的极致性能。

目前服务器市场中NVMe SSD取代传统SATA SSD/HDD的趋势已愈发明显。由于服务器对可维护性等方面的需求，用于插接NVMe SSD 的背板端需要通过LED来显示对应接口上的NVMe SSD的状态。该点灯方案的实现原理为：PCIe的Root Complex端(即CPU)通过两线制的VPP总线与背板上的CPLD芯片相连，CPLD的功能是模拟PCA9555 的I2C表现，与CPU通信，告知NVME在位状态并接收Locate/Error 信息进行点灯；原则上CPLD模拟的每个9555可传递两个port的信息。背板需要给每个NVMe SSD接口配置相应的VPP地址，已实现LED 灯与SSD的一一对应。BIOS可通过VPP_INDEX寄存器设定PCIe port 的VPP address及该port对应模拟9555的高8bit还是低8bit。

每个port的VPP address是7bit，采用4bit的strap pin 组合来对应7bitaddress。通过线缆将这4bit strap pin传递到背板端，接入背板的CPLD。CPLD内部通过查找，确认某一盘位NVMe SSD 对应的VPP Address。

每个x4 PCIe带宽的NVMe SSD需要使用4pin strap，这些strap pin信号需要通过主板端连接器经由线缆传递至背板，当主板端选用的连接器可用pin数较少时，无法将所有VPP Address传递至背板。此为现有技术中存在的缺陷和不足。

有鉴于此，本发明给出一种VPP Address传递方法、系统及存储介质；以解决现有技术中存在的上述缺陷和不足。

发明内容

针对现有技术的上述不足，本发明提供一种VPP Address传递方法、系统及存储介质，以解决上述技术问题。

为实现上述目的，本发明给出以下技术方案：

第一方面，本发明提供一种VPP Address传递方法，包括以下步骤：

S1：背板端的VPP Address strap pin引脚设置下拉电阻；

S2：需要配置为高电平信号的引脚，在主板端通过上拉电阻连接到VCC引脚；并使用线缆将该引脚连接至背板；

S3：需要配置为低电平信号的引脚，悬空处理。

作为优选，所述步骤S1中，下拉电阻的阻值为10K欧姆；CPLD 的I/O配置为input时存在几十K级别的上拉，因此外部的下拉电阻不能设置的太大。

作为优选，所述步骤S2中，上拉电阻的阻值为1K欧姆。

第二方面，本发明提供一种VPP Address传递系统，包括：