[发明专利]半导体结构及其形成方法在审
申请号: | 201911213609.6 | 申请日: | 2019-12-02 |
公开(公告)号: | CN112992784A | 公开(公告)日: | 2021-06-18 |
发明(设计)人: | 宛伟 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | H01L21/8234 | 分类号: | H01L21/8234;H01L27/108 |
代理公司: | 上海盈盛知识产权代理事务所(普通合伙) 31294 | 代理人: | 孙佳胤 |
地址: | 230001 安徽省合肥市蜀山*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 及其 形成 方法 | ||
1.一种半导体结构形成方法,其特征在于,包括:
提供半导体衬底,在所述半导体衬底表面沉积至少两层阻挡层;
刻蚀第一阻挡层形成间隔排列的沟槽,所述沟槽的尺寸为第一宽度;
沿着平行于所述沟槽的方向,刻蚀第二阻挡层形成第二宽度的沟槽,所述第二宽度小于所述第一宽度;
再沿着垂直于所述沟槽的方向,在所述阻挡层表面沉积介质层;
刻蚀所述介质层形成间隔排列的沟槽,所述沟槽的尺寸为第三宽度,所述第三宽度小于所述第二宽度;
根据第二宽度和第三宽度的尺寸,刻蚀所述半导体衬底形成有源区。
2.根据权利要求1所述的半导体结构形成方法,其特征在于,在刻蚀第一阻挡层的步骤之前还包括:
在第一阻挡层表面形成图形化的第一掩膜层;所述第一掩膜层的图形为间隔排列的沟槽,所述沟槽的尺寸为第一宽度。
3.根据权利要求1所述的半导体结构形成方法,其特征在于,刻蚀所述第二阻挡层形成第二宽度的沟槽的步骤进一步还包括:
在所述沟槽的侧壁形成侧壁介质层,所述侧壁介质层的厚度为10nm~20nm;
沿着所述侧壁介质层的表面,刻蚀第二阻挡层形成第二宽度的沟槽,所述第二宽度小于所述第一宽度。
4.根据权利要求3所述的半导体结构形成方法,其特征在于,所述沟槽的侧壁形成侧壁介质层的步骤进一步还包括:
在所述沟槽表面沉积介质层,刻蚀掉所述沟槽底部暴露出的底部介质层,保留在所述沟槽的侧壁形成的侧壁介质层。
5.根据权利要求1所述的半导体结构形成方法,其特征在于,在刻蚀介质层的步骤之前还包括:
在介质层表面形成图形化的第二掩膜层;所述第二掩膜层的图形为间隔排列的沟槽,所述沟槽的尺寸为第二宽度。
6.根据权利要求1所述的半导体结构形成方法,其特征在于,刻蚀所述介质层形成第三宽度的沟槽的步骤进一步还包括:
在所述沟槽的侧壁形成侧壁介质层,所述侧壁介质层的厚度为10nm~20nm;
沿着所述侧壁介质层的表面,刻蚀介质层形成第三宽度的沟槽,所述第三宽度小于所述第二宽度。
7.根据权利要求6所述的半导体结构形成方法,其特征在于,所述沟槽的侧壁形成侧壁介质层的步骤进一步还包括:
在所述沟槽表面沉积介质层,刻蚀掉所述沟槽底部暴露出的底部介质层,保留在所述沟槽的侧壁形成的侧壁介质层。
8.根据权利要求1所述的半导体结构形成方法,其特征在于,还包括:自最外层起依次去除刻蚀后的所述阻挡层和介质层,使刻蚀后的半导体衬底形成有源区。
9.根据权利要求1所述的半导体结构形成方法,其特征在于,还包括:所述阻挡层和介质层的材料包括:二氧化硅、氮化硅、氮氧化硅、多晶硅、单晶硅、碳中的至少一种。
10.一种半导体结构,其特征在于,包括:
半导体衬底,所述半导体衬底表面形成有源区;
有源区,基于权利要求1至9所述半导体结构形成方法形成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911213609.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造