[发明专利]E1通信协议的实现方法及系统

权利要求书

1.一种E1通信协议的实现方法，其特征在于，包括：

步骤M1：通过TDM接口接收同步标志和NRZ码，在FPGA中经过协议转换，将同步标志和NRZ码转换为HDB3码，通过变压器送出；

步骤M2：通过变压器接收HDB3码字，送入FPGA后完成协议转换，将其转为NRZ码和同步标志，通过TDM接口送出；

步骤M3：实现E1通信协议。

2.根据权利要求1所述的E1通信协议的实现方法，其特征在于，所述步骤M1包括：

步骤M1.1：FPGA通过TDM接口接收同步标志和NRZ码；同步标志用于指示时隙序号，对应时隙0至时隙31，码速率设定为2.048Mbps；

步骤M1.2：根据步骤M1.1中的E1工作模式，在成帧模式下生成同步码放入时隙0，非成帧模式下时隙0不做处理。

3.根据权利要求2所述的E1通信协议的实现方法，其特征在于，所述步骤M1还包括：

步骤M1.3：在FPGA中将步骤M1.2中数据进行HDB3编码，使用FPGA两个引脚输出编码结果；

步骤M1.4：将步骤M1.3生成HDB3编码值通过FPGA管脚输出；

步骤M1.5：将步骤M1.4中FPGA输出信号送入驱动芯片，将驱动后的信号进行滤波、整形和阻抗匹配，之后通过变压器输出。

4.根据权利要求1所述的E1通信协议的实现方法，其特征在于，所述步骤M2包括：

步骤M2.1：变压器接收信号进行匹配滤波和阻抗匹配，引至422电平转换芯片，与参考电压进行比较，给出比较结果；

步骤M2.2：将步骤M2.1的比较结果送入FPGA。

5.根据权利要求1所述的E1通信协议的实现方法，其特征在于，所述步骤M2还包括：

步骤M2.3：将步骤M2.2中送入信号进行HDB3解码，同时提取链路的2.048MHz时钟；

步骤M2.4：将HDB3解码后数据恢复为NRZ码，并给出同步指示，通过TDM接口送出。

6.一种E1通信协议的实现系统，其特征在于，包括：

模块M1：通过TDM接口接收同步标志和NRZ码，在FPGA中经过协议转换，将同步标志和NRZ码转换为HDB3码，通过变压器送出；

模块M2：通过变压器接收HDB3码字，送入FPGA后完成协议转换，将其转为NRZ码和同步标志，通过TDM接口送出；

模块M3：实现E1通信协议。

7.根据权利要求6所述的E1通信协议的实现系统，其特征在于，所述模块M1包括：

模块M1.1：FPGA通过TDM接口接收同步标志和NRZ码；同步标志用于指示时隙序号，对应时隙0至时隙31，码速率设定为2.048Mbps；

模块M1.2：根据模块M1.1中的E1工作模式，在成帧模式下生成同步码放入时隙0，非成帧模式下时隙0不做处理。

8.根据权利要求7所述的E1通信协议的实现系统，其特征在于，所述模块M1还包括：

模块M1.3：在FPGA中将模块M1.2中数据进行HDB3编码，使用FPGA两个引脚输出编码结果；

模块M1.4：将模块M1.3生成HDB3编码值通过FPGA管脚输出；

模块M1.5：将模块M1.4中FPGA输出信号送入驱动芯片，将驱动后的信号进行滤波、整形和阻抗匹配，之后通过变压器输出。

9.根据权利要求6所述的E1通信协议的实现系统，其特征在于，所述模块M2包括：

模块M2.1：变压器接收信号进行匹配滤波和阻抗匹配，引至422电平转换芯片，与参考电压进行比较，给出比较结果；

模块M2.2：将模块M2.1的比较结果送入FPGA。

10.根据权利要求6所述的E1通信协议的实现系统，其特征在于，所述模块M2还包括：

模块M2.3：将模块M2.2中送入信号进行HDB3解码，同时提取链路的2.048MHz时钟；

模块M2.4：将HDB3解码后数据恢复为NRZ码，并给出同步指示，通过TDM接口送出。