[发明专利]集成高性能射频收发开关

说明书

本申请公开了一种集成高性能射频收发开关，包括发射匹配网络、接收匹配网络和三个开关。所述接收匹配网络包括一个电感；天线通过电容一连接电感的第一端，电感的第一端还通过开关一接地一；电感的第二端通过开关二接地二，电感的第二端还连接低噪声放大器。所述发射匹配网络包括平衡‑不平衡转换器和电容一；天线连接平衡‑不平衡转换器的初级线圈的第一端，所述初级线圈的第二端通过开关三接地一；所述平衡‑不平衡转换器的次级线圈连接功率放大器。本申请在发射模式下几乎不影响功率放大器的负载，可在低电压下实现较高的输出功率并维持发射效率；接收模式下具有较低的插入损耗、更好的隔离度、更容易实现的开关。

技术领域

本申请涉及一种无线通信系统中的射频收发开关。

背景技术

射频收发开关是无线通信系统中的重要元件。它一般应用在半双工的通信系统中。收发控制信号通过选择模式开关来实现射频电路的接通和断开。它可以实现不同射频通路的选择，同时保证不同通路之间具有足够的隔离度。

随着无线通信技术朝着大数据、大容量、更高速的方向发展，无线射频芯片也朝着更高集成度、更低电压、更低功耗的方向发展，对射频前端尤其射频收发开关的要求也越来越高，包括对射频收发开关在功率容量、插损和集成度方面有了更高的要求。目前绝大部分射频SOC（System on chip，系统级芯片）芯片采用CMOS工艺，但由于CMOS工艺寄生较大和隔离度较差，所以CMOS射频收发开关的设计难度相对较大。设计时需要仔细仿真建模，同时兼顾其对别的模块比如PA（功率放大器）和LNA（低噪声放大器）的影响。目前主流射频芯片公司都在研究不同的结构，将射频收发开关集成到芯片内部。片上射频收发开关能够减少PCB（印刷电路板）上的元器件数目和减小PCB面积从而有效降低系统成本，但是也面临着更高的设计难度，比如器件的线性度、模型的准确性，以及CMOS工艺本身的高损耗等，这些都会对设计带来挑战。高性能的射频收发开关电路对于无线通信芯片依然是一个亟待克服的技术瓶颈。因此设计出可靠性高、低插损、低电压的的射频收发开关对于研发高性能、高集成度的芯片意义重大。

请参阅图1，这是带射频收发开关的射频收发机的原理图。射频收发开关位于射频前端，其作用为一高频工作的单刀双掷开关，用以实现接收模式和发射模式的切换。目前常见结构的特点是在接收模式下发射通道的与接收通道并联，如文献一、文献二、文献三所示，但由于发射通道的等效阻抗并非理想的高阻，导致接收模式下差损较大。为提高发射通道在接收模式下的等效阻抗，有的结构在信号通路靠近天线端加串联开关，如文献四所示，但这种开关在CMOS工艺下实现起来很困难，发射模式下的差损较大，而且线性度很差。

文献一是指会议论文《A 2×2 WLAN and Bluetooth Combo SoC in 28nm CMOSwith On-Chip WLAN Digital Power Amplifier, Integrated 2G/BT SP3T Switch andBT Pulling Cancelation》，作者是Renaldi Winoto等人，发表于2016年2月的IEEE ISSCC会议。

文献二是指会议论文《A 2×2 MIMO 802.11 abgn/ac WLAN SoC withintegrated T/R switch and on-chip PA delivering VHT80 256QAM 17.5dBm in 55nmCMOS》，作者是Tsung-Ming Chen等人，发表于2014年6月的IEEE RFIC会议。

文献三是指会议论文《A fully integrated 2×2 b/g and 1×2 a-band MIMOWLAN SoC in 45nm CMOS for multi-radio IC》，作者是Rakesh Kumar等人，发表于2013年2月的IEEE ISSCC 会议。