[发明专利]半导体器件及其制造方法

说明书

本发明提供了一种半导体器件及其制造方法，所述半导体器件的制造方法包括：形成沟槽填充结构于像素区的衬底中；覆盖缓冲介质层于所述像素区的衬底表面上，且所述缓冲介质层将所述沟槽填充结构掩埋在内；刻蚀所述缓冲介质层，以形成至少暴露出所述沟槽填充结构的顶部侧壁外围的部分衬底和/或所述沟槽填充结构的部分顶部的第一开口；以及，形成金属栅格层于所述缓冲介质层上且填充所述第一开口，以与暴露出的所述部分衬底和/或所述沟槽填充结构的部分顶部电性连接。本发明的技术方案使得金属栅格层与暴露出的所述部分衬底和/或所述沟槽填充结构的部分顶部电性连接，进而使得能够对半导体器件进行电学性能方面的优化和改善。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。

背景技术

在背照式CMOS图像传感器(Back-side Illumination CMOS ImaginationSensor，简称BSI-CIS)的制作工艺中，深沟槽隔离(Deep Trench Isolation，简称DTI)技术和背面金属栅格(Backside Metal Grid，简称BMG)技术的配合使用能够使得背照式CMOS图像传感器具有更好的光学性能。

但是，在现有的制作背照式CMOS图像传感器的工艺过程中，制作的像素区的金属栅格与下方的衬底和深沟槽填充结构之间存在缓冲介质层，使得金属栅格与下方的衬底和深沟槽填充结构之间仅是物理连接，无法进行电性连接，从而导致无法对背照式CMOS图像传感器进行电学性能方面的优化和改善。

因此，如何对像素区的金属栅格的制作工艺进行改进，以使得金属栅格与下方的衬底和/或沟槽填充结构之间实现电性连接，进而使得能够对半导体器件进行电学性能方面的优化和改善是目前亟需解决的问题。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，使得金属栅格层与暴露出的所述部分衬底和/或所述沟槽填充结构电性连接，进而使得能够对半导体器件进行电学性能方面的优化和改善。

为实现上述目的，本发明提供了一种半导体器件的制造方法，包括：

提供一具有像素区的衬底；

形成沟槽填充结构于所述像素区的衬底中；

覆盖缓冲介质层于所述像素区的衬底表面上，且所述缓冲介质层将所述沟槽填充结构掩埋在内；

刻蚀所述缓冲介质层，以形成第一开口，所述第一开口至少暴露出所述沟槽填充结构的顶部侧壁外围的部分衬底和/或所述沟槽填充结构的至少部分顶部；以及，

形成金属栅格层于所述缓冲介质层上，所述金属栅格层填充所述第一开口，以与暴露出的所述部分衬底和/或所述沟槽填充结构电性连接。

可选的，形成所述沟槽填充结构于所述像素区的衬底中的步骤包括：

覆盖垫氧化层于所述像素区的衬底表面；

形成第一图案化的光刻胶层于所述垫氧化层上，以所述第一图案化的光刻胶层为掩膜，对所述垫氧化层以及至少部分厚度的所述衬底进行刻蚀，以在所述像素区的衬底中形成沟槽；

去除所述第一图案化的光刻胶层；

形成隔离氧化层于所述沟槽和所述垫氧化层的表面上；

在所述沟槽中填满填充材料，且所述填充材料还覆盖在所述沟槽外围的所述隔离氧化层上；以及，

采用刻蚀或者化学机械研磨工艺去除覆盖于所述沟槽外围的所述衬底的表面上的填充材料、隔离氧化层和垫氧化层，以在所述沟槽中形成沟槽填充结构。