[发明专利]信号接收电路和半导体装置以及包括它们的半导体系统

说明书

本申请提供了一种信号接收电路和半导体装置以及包括它们的半导体系统。信号接收电路包括求和电路、时钟锁存电路和反馈电路。求和电路基于输入信号和反馈信号来产生求和信号。时钟锁存电路通过同步于时钟信号对求和信号进行采样来产生采样信号。反馈电路通过基于采样信号而选择多个系数之中的一个来产生反馈信号。

相关申请的交叉引用

本申请要求于2019年5月10日向韩国知识产权局提交的申请号为10-2019-0054909的韩国申请的优先权，其公开内容通过引用整体合并于此。

技术领域

本公开的各种实施例总体上涉及集成电路技术，并且更具体地，涉及半导体装置和半导体系统。

背景技术

电子设备包括许多电子元件，并且计算机系统包括许多各自包含半导体的电子组件。构成计算机系统的半导体装置可以通过发送和接收时钟信号和数据来彼此通信。随着计算机系统的操作速度提高，半导体装置的操作速度也提高。例如，时钟信号的频率变得更大使得半导体装置彼此执行高速数据通信。

半导体装置可以同步于时钟信号将数据发送到外部装置，或者可以同步于时钟信号从外部装置接收数据。随着时钟信号的频率增大，用于发送或接收数据的时间裕量减小。此外，发送或接收的数据的“眼”和/或有效窗口也与时间裕量的减小成比例地减小。半导体装置通过信号传输线耦接到外部装置。当通过信号传输线来传送信号时，由于发生在信号传输线上的信号反射，信号完整性可能会降低。因此，为了增大信号的“眼”和/或有效窗口，通常可以使用判决反馈均衡器来补偿由信号的反射而引起的后标要素(post cursorelement)。

发明内容

在一个实施例中，信号接收电路可以包括求和电路(summing circuit)、时钟锁存电路和反馈电路。求和电路可以被配置为基于输入信号和反馈信号来产生求和信号。时钟锁存电路可以被配置为通过同步于时钟信号对所述求和信号进行采样来产生采样信号。反馈电路可以被配置为基于所述所述采样信号而选择第一系数和第二系数之中的一个，并且可以被配置为基于选中系数和所述采样信号来产生所述反馈信号。

在一个实施例中，信号接收电路可以包括接收器、比较电路、时钟锁存电路和反馈电路。接收器可以被配置为基于经由信号总线传输的传输信号来产生输入信号。比较电路可以被配置为基于所述输入信号的电压电平来改变第一求和节点的电压电平，并且可以被配置为基于参考电压的电压电平来改变第二求和节点的电压电平。时钟锁存电路可以被配置为通过同步于时钟信号而锁存所述第一求和节点的电压电平和所述第二求和节点的电压电平来产生采样信号。反馈电路可以被配置为基于所述采样信号而选择第一系数和第二系数之中的一个，并且可以被配置为基于选中的系数和所述采样信号来改变所述第一求和节点的电压电平和所述第二求和节点的电压电平。

在一个实施例中，信号接收电路可以包括接收器、求和电路、时钟锁存电路和反馈电路。接收器可以被配置为基于经由信号总线传输的传输信号来产生输入信号。求和电路可以被配置为基于所述输入信号和反馈信号来产生求和信号。时钟锁存电路可以被配置为通过同步于第一相位时钟信号对所述求和信号进行采样来产生第一采样信号。反馈电路可以被配置为基于第二采样信号而选择第一系数和第二系数之中的一个，所述第二采样信号与具有领先于所述第一相位时钟信号的相位的第二相位时钟信号同步地产生，并且可以被配置为基于选中的系数和所述第二采样信号来产生所述反馈信号。

附图说明

图1是示出根据一个实施例的半导体系统的配置的示图。

图2A是示出在对称接口环境(symmetric interface circumstance)下的半导体系统的配置和发送电路的电流特性的示图。

图2B是示出由图2A所示的接收器产生的输入信号的波形的示图。

图3A是示出在非对称接口环境下的半导体系统的配置和发送电路的电流特性的示图。