[发明专利]正交检测和校正设备及方法

说明书

公开了一种正交检测和校正设备及方法。一种用于提供快速建立正交检测和校正的设备包括：正交校正电路，接收四个正交时钟信号；正交检测器，选择所述四个正交时钟信号之中的两个时钟信号；以及相位数字转换器，生成指示所述两个时钟信号之间的相位差的数字码。正交校正电路使用所述数字码调整所述两个时钟信号之间的相位差。

本申请要求于2018年12月5日提交的第62/775,565号美国临时专利申请以及于2019年2月12日提交的第16/274,114号美国非临时专利申请的优先权权益，所述美国临时专利申请和所述美国非临时专利申请的全部内容通过引用包含于此。

技术领域

本公开总体涉及数据通信系统，更具体地，涉及用于提供快速建立正交检测和校正的系统和方法。

背景技术

用于高速数据通信的典型的串行器/解串器(SerDes)解决方案被设计为具有缓慢的上电和断电时间。针对移动芯片组应用，这需要发送器或接收器保持上电，即使它们没有发送或接收有用数据。结果，发送器和接收器的功率效率可能受损(compromise)，特别是当发送器和接收器在低比特率模式下运行时。

为了保持功率效率，当发送器和接收器在低比特率模式下运行时，非常需要可被重新配置为具有低比特率的低功率模式的SerDes电路。然而，这可能使SerDes电路更难以使用，此外，每当比特率改变时，SerDes电路的操作速度需要被重新配置。

发明内容

根据一个实施例，一种设备包括：正交校正电路，接收四个正交时钟信号；正交检测器，选择所述四个正交时钟信号之中的两个时钟信号；以及相位数字转换器，生成指示所述两个时钟信号之间的相位差的数字码。正交校正电路使用所述数字码调整所述两个时钟信号之间的相位。

根据另一实施例，一种方法包括：接收包括第一正交时钟信号、第二正交时钟信号、第三正交时钟信号和第四正交时钟信号的四个正交时钟信号；选择所述四个正交时钟信号之中的两个时钟信号；生成指示所述两个时钟信号之间的相位差的数字码；基于所述数字码检测正交误差的量；以及基于所述数字码调整所述两个时钟信号之间的相位。

现将参照附图更具体地描述并在权利要求中指出以上和其他优选特征，其中，以上和其他优选特征包括事件的实施和组合的各种新颖细节。将理解，在此描述的特定系统和方法仅通过说明的方式示出而不被示出为限制。如本领域技术人员将理解的，在不脱离本公开的范围的情况下，可在各种和许多实施例中采用在此描述的原理和特征。

附图说明

作为本说明书的一部分包括的附图示出当前优选实施例，并且与上面给出的一般描述和下面给出的优选实施例的详细描述一起用于解释和教导在此描述的原理。

图1是根据一个实施例的用于检测并校正正交误差的示例设备的框图；

图2示出根据一个实施例的示例正交检测和校正电路的框图；

图3示出根据一个实施例的示例正交检测和校正电路的时序图；

图4示出根据一个实施例的示例相位数字转换器的简化电路图；

图5示出根据一个实施例的具有快速建立时间的示例相位数字转换器的简化电路图；

图6示出根据另一实施例的示例相位数字转换器的简化电路图；

图7示出根据一个实施例的图6中示出的相位数字转换器的示例时序图；

图8示出根据一个实施例的示例正交检测器的简化电路图；

图9示出根据一个实施例的用于校正正交误差的示例过程；以及

图10是根据一个实施例的示例正交校正方案的流程图。