[发明专利]非易失性存储器器件和包括该器件的神经网络系统

说明书

一种非易失性存储器器件，包括：存储器单元阵列，其中算术内部数据被写入该存储器单元阵列；以及算术电路，被配置为接收算术输入数据和算术内部数据，用于响应于算术命令的、神经网络的利用算术内部数据和算术输入数据的算术运算，使用算术内部数据和算术输入数据来执行算术运算以生成算术结果数据，以及输出神经网络的算术运算的算术结果数据。

相关申请的交叉引用

本申请要求于2018年12月18日向韩国知识产权局提交的韩国专利申请 第10-2018-0164305号的权益，其公开通过引用而整体并入本文。

技术领域

本公开涉及神经网络系统和/或模型中的算术处理。

背景技术

半导体存储器器件可被归类为被配置为当电力供应被中断时丢失存储的 数据的易失性存储器器件、或被配置为即使电力供应被中断仍保留所存储数 据的非易失性存储器器件。非易失性存储器器件可以包括只读存储器(Read- Only Memory，ROM)、可编程ROM(Programmable ROM，PROM)、可擦除 PROM(Erasable PROM，EPROM)、电可擦除PROM(Electrically Erasable PROM，EEPROM)、快闪存储器器件、相变随机存取存储器(Phase-change Random Access Memory，PRAM)、磁RAM(Magnetic RAM，MRAM)、电阻 式RAM(Resistive RAM，RRAM)和铁电RAM(Ferroelectric RAM，FRAM)。 快闪存储器器件可广泛地分类为NOR类型及NAND类型。

神经网络是指在生物大脑上建模的计算架构。最近，随着神经网络技术 的发展，已经对通过将使用至少一个神经网络模型的神经网络设备应用于各 种种类的电子系统来分析输入数据并将提取有效信息的技术进行了深入研究。

发明内容

一些示例实施例可以包括一种非易失性存储器器件，包括：存储器单元 阵列，其中算术内部数据被写入该存储器单元阵列；以及算术电路，被配置 为接收算术输入数据和算术内部数据，用于响应于算术命令的、神经网络的 利用算术内部数据和算术输入数据的算术运算，使用算术内部数据和算术输 入数据来执行神经网络的算术运算以生成算术结果数据，以及输出神经网络 的算术运算的算术结果数据。

一些实例实施例可以包括一种非易失性存储器器件，包括：存储器单元 阵列，其中算术内部数据被写入该存储器单元阵列；算术电路，被配置为使 用多个操作数来执行算术运算以生成算术结果数据；以及控制逻辑电路，被 配置为接收用于处理神经网络的算术运算的算术命令，响应于算术命令而读 取写入存储器单元阵列的算术内部数据，生成算术控制信号，其中该算术控 制信号使得算术电路使用包括算术内部数据和算术输入数据的多个操作数来 执行用于处理神经网络的算术运算，以及输出神经网络的算术运算的算术结 果数据。

一些示例实施例可以包括一种被配置为执行神经网络的算术运算的神经 网络系统算术运算，其中该神经网络系统包括存储器控制器，被配置为生成 算术命令以执行算术运算，并且发送算术命令和算术输入数据；以及存储器 器件，被配置为接收算术命令和算术输入数据，响应于算术命令而读取写入 存储器单元阵列的算术内部数据，使用算术输入数据和算术内部数据来执行 算术运算，以及输出神经网络的算术运算的算术结果数据。

附图说明

从以下结合附图的详细描述中，可以更清楚地理解一些发明概念的一些 示例实施例，其中：

图1是根据一些示例实施例的存储器系统的框图；

图2是根据一些示例实施例的图1的非易失性存储器器件的详细框图；

图3是根据一些示例实施例的操作非易失性存储器器件的方法的流程图；

图4是根据一些示例实施例的被包括在存储器单元阵列中的存储块的电 路图；