[发明专利]面向超低功耗应用场景的半导体器件综合评估方法

说明书

本发明公开了一种面向超低功耗应用场景的半导体器件综合评估方法，既考虑了器件的低功耗能力，又考虑了器件对电路性能(速度)的影响。该方法以具体电路的工作频率要求为性能标准，得到半导体器件刚好满足该工作频率的最小工作电压；以对照器件在给定工作频率对应的最小工作电压下的最小功耗作为功耗标准，既能得到待评估器件相较于对照器件是否具有低功耗优势的结论，又能得到待评估器件的优势“工作频率‑工作电压”范围。

技术领域

本发明涉及半导体器件技术领域，特别涉及一种面向超低功耗应用场景的半导体器件综合评估方法。

背景技术

在过去的几十年里，主流芯片中的组成器件，金属-氧化层-半导体场效应晶体管(MOSFET)在其特征尺寸依从“摩尔定律”不断缩小、器件性能不断提升的同时，其所构成的集成电路功耗也在不断增加，如今已成为限制半导体技术进一步发展的瓶颈。随着半导体技术的不断发展，其他结构的晶体管，例如鳍式场效晶体管(FinFET)，纳米线(Nanowire)，以及基于其他物理机制的新型超低功耗半导体器件，例如隧穿场效应晶体管(TFET)、纳机电继电器(NEM relay)和负电容场效应晶体管(NC-FET)等新型半导体器件不断涌现。与半导体器件技术与时俱进的还有新兴的物联网，植入式、可穿戴医疗等应用场景，这些应用场景对集成电路芯片的功耗有着严格的要求，而对芯片工作速度的要求远不及对功耗的要求。针对这些兴起的应用场景，需评估现有的各种半导体器件，以选取最适合应用于此类超低功耗应用场景的器件，因此，一个公平准确的评价方法是十分重要的。

目前，国内外研究对超低功耗应用场景下的半导体器件的评估常常使用能效法，也就是Energy per Switch，得到由半导体器件组成的逻辑单元电路在逻辑翻转过程中的能耗，以其作为判断半导体器件低功耗能力的标准，然而，此标准忽略了随机稀疏事件触发的新兴应用场景中大量浪费在等待时间中的静态功耗。除此之外，一些国内外研究中使用的功耗延迟积方法(PDP)则简单地认为功耗和性能的重要性相同，显然，它并不适用于功耗优先于速度的超低功耗应用场景。因此，需要一种新的评估标准，能准确公平地在超低功耗应用背景下进行器件综合能力的评估。

发明内容

针对以上现有评估方法中存在的问题和挑战，本发明的目的在于提出一种在超低功耗背景下公平准确的半导体器件评估方法，以筛选出适合于物联网等超低功耗领域的半导体器件。

所述综合评估是指既要考虑器件的低功耗能力，又要考虑器件对电路性能(速度)的影响，即同时评估功耗和逻辑电路翻转速度。

对于超低功耗背景，功耗的重要程度高于性能，因此在做综合评估的过程中着重考量半导体器件对电路的功耗影响，以功耗为主要标准，而性能只需要满足具体应用下集成电路的最低频率要求。

本发明的技术方案如下：

一种面向超低功耗应用场景的半导体器件综合评估方法，参见图1，包括以下步骤：

1、已知具体应用场景下芯片电路的工作频率f，通过仿真、实验或计算得到待评估器件A以及对照组器件B各自的最小工作电压V_DD,min,A和V_DD,min,B；

2、根据最小工作电压V_DD,min,A和V_DD,min,B通过仿真、实验或计算得到器件A和器件B的功耗P_min,A和P_min,B，它们代表该频率f下器件的最小功耗；

3、判断P_min,A是否小于P_min,B，如若是，则表示在该频率应用下器件A相比于器件B具有低功耗优势，进入步骤4；反之，器件A不具有优势，进入步骤5；