[发明专利]一种与工艺无关的高精度片上时钟产生器

说明书

本发明提供一种与工艺无关的高精度片上时钟产生器，包括充放电电荷泵、固定电容、带基准电路产生参考电压发生器、三个带失调校准的电压阀值比较器、时钟控制逻辑模块以及反相器；本方案通过提供一种与工艺无关的高精度片上时钟产生器电路，该时钟产生器利用片内精准电流源对固定电容进行周期性充放电的原理来产生时钟信号。片内带隙基准源为时钟电路提供精准的电流和电压偏置且不随工艺变化，为稳定的时钟周期提供了保障。周期性冲放电的电压阈值检测采用带有失调校准的电压比较器，有效消除失效电压带来的阈值偏差。

技术领域

本发明涉及集成电路技术领域，具体涉及一种与工艺无关的高精度片上时钟产生器。

背景技术

随着半导体技术的不断发展，集成电路的应用也越来越广泛，集成电路上的时钟频率也越来越高，已达到GHz以上，随之带来的还有更高的电路性能，更低的功耗。传统的芯片架构一般采用片外单片时钟芯片，或者晶体振荡器作为时钟源，驱动整个芯片的逻辑电路，这一定程度上提高了系统的生产成本。

而随着电路设计技术的发展，片上集成时钟产生器的可行性不断提高，各种结构的片上时钟产生电路被采用，如图1所示，比如采用环形振荡器，基于门电路的RC振荡器等，这些都能够提供稳定度高，低抖动的时钟输出信号，为整个芯片提供时钟源。当前的大部分片上时钟产生电路结构虽然解决了片上集成的问题，但由于集成电路设计制造工艺存在工艺角，制造参数变化等因素，使得片上时钟产生器在绝对频率上很难保持芯片间一致性，比如典型工艺角下的频率与极限工艺角的频率偏差可能超过20％以上，而频率的变化可能会造成芯片内部逻辑的时序出现问题，进而功能失效。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种与工艺无关的高精度片上时钟产生器，该时钟产生器其可以消除使得其与工艺相关的影响因素，使得输出频率不受工艺变化影响，可为芯片提供高精度且稳定可靠的时钟源。

为实现上述目的，本发明采用的技术方案如下：

一种与工艺无关的高精度片上时钟产生器，所述时钟产生器包括充放电电荷泵、固定电容、带基准电路产生参考电压发生器、三个带失调校准的电压阀值比较器、时钟控制逻辑模块以及反相器，其中所述固定电容一端与所述充放电电荷泵输出端相连，其另一端接地，三个带失调校准的电压阀值比较器分别与所述充放电电荷泵的输出端相连，控制调节所述固定电容上的电压变化范围，带基准电路产生参考电压发生器分别与三个所述带失调校准的电压阀值比较器相连，用于产生参考电压，三个带失调校准的电压阀值比较器其输出与所述时钟控制逻辑模块相连，所述时钟控制逻辑模块其与所述反相器相连，用于将其输出信号进行驱动加强输出，以控制所述充放电电荷泵充放电动作，得到周期性的时钟信号。

进一步，所述充放电电荷泵由充电电流源和放电电流源两个通路组成，两个通电的电流开关由UP和DWN信号控制，以实现对应的充放电动作。

进一步，三个带失调校准的电压阀值比较器分别为用于负责低电压阀值检测的比较器Comp_vl、负责高电压阀值检测的Comp_vh以及中间电位比较器，其中当固定电容由高到低进行放电，其电压低于比较器Comp_vl上的参考电压VL时，比较器Comp_vl的输出DL由低变高；当固定电容由低到高进行充电，其电压高于比较器Comp_vh上的参考电压VH时，比较器Comp_vh的输出DH由低变高。

进一步，所述时钟控制逻辑模块由触发器OR1，DFF1，X1组成，OR1将比较器输出DL，DH进行逻辑“或”操作产生DFF1的时钟信号，触发器DFF1的数据输入端连接至VD，采样后的触发器DFF1输出分别为Up和Dwn信号。

进一步，所述固定电容为采用金属叠层电容或片外精准电容结构。