[发明专利]一种半导体台面及蚀刻方法

说明书

本发明公开一种半导体台面及蚀刻方法，其中方法包括如下步骤：先分别对待蚀刻层、底层进行不同掺杂类型、不同浓度的掺杂，随后通过涂布、黄光微影第一光阻层。以第一光阻层为掩膜，蚀刻待蚀刻层，并去除第一光阻层。沉积氮化物层，经蚀刻半导体衬底上表面，保留凸台侧壁的氮化物层，涂布第二光阻层，通过经黄光微影保留凸台处上的第二光阻层。最后采用湿蚀刻对剩余的待蚀刻层进行蚀刻去除，干蚀刻和湿蚀刻的相互配合避免直接干蚀刻损伤晶圆而导致的漏电，以及有效避免湿蚀刻形成的斜角凸台，从而减小层间电容。

技术领域

本发明涉及半导体制作领域，尤其涉及一种半导体台面及蚀刻方法。

背景技术

现有的台面上制作凸台的工艺均用金属或光阻充当掩膜，然后采用湿蚀刻蚀刻出凸台。层间接触为不同的掺杂类型(P型掺杂或n型掺杂)或是不同浓度，通过等向性湿蚀刻，制得凸台使凸台成梯形状。然而，减小层间电容的方法之一则是尽量减小层间直接接触的区域面积的大小，同时倾斜的凸台也不利于芯片的集成。因此，如何减小层间之间的直接接触面积，是当前凸台制作方法的研究方向。

发明内容

为此，需要提供一种半导体台面及蚀刻方法，降低层间电容，同时消除倾角。

为实现上述目的，发明人提供了一种半导体台面蚀刻方法，用于蚀刻半导体衬底，所述半导体衬底包含待蚀刻层和底层，包括如下步骤：

在待蚀刻层上涂布第一光阻层，通过曝光、显影保留待做凸台处的第一光阻层；

干蚀刻部分的待蚀刻层，第一光阻层下的待蚀刻层形成凸台，并去除第一光阻层；

沉积氮化物层，所述氮化物层覆盖于半导体衬底上表面，氮化物的厚度等于A*V1/V2，A为蚀刻后的待蚀刻层底部厚度，V1为蚀刻液与待蚀刻层的横向蚀刻速率，V2为蚀刻液与待蚀刻层的纵向蚀刻速率；

干蚀刻氮化物层，以保留凸台侧壁的氮化物层；

涂布第二光阻层，通过曝光、显影保留凸台处上的第二光阻层；

湿蚀刻去除凸台以外剩余的待蚀刻层，并去除第二光阻层、氮化物层制得垂直凸台。

进一步地，步骤：涂布第一光阻层，通过曝光、显影保留待做凸台处的第一光阻层，替换为：涂布第三光阻层，通过曝光、显影去除待做凸台处的第三光阻层；

步骤：干蚀刻上层半导体衬底，并去除第一光阻层替换为：沉积金属，并去除第三光阻层，干蚀刻上层半导体衬底。

进一步地，所述待蚀刻层与底层为具有不同浓度或不同掺杂类型的掺杂半导体层。

进一步地，待蚀刻层、底层分别进行p型掺杂、n型掺杂。

进一步地，步骤涂布第二光阻层，通过曝光、显影保留凸台处的第二光阻层替换为：

涂布第二光阻层，通过曝光、显影保留凸台处以及所述氮化物层上的第二光阻层。

进一步地，所述氮化物为氮化硅。

本发明提供一种半导体台面，所述半导体台面由本发明实施例任意一项所述的台面蚀刻方法制得。