[发明专利]低输入信号串扰多路时分复用SAR ADC电路系统

权利要求书

1.一种低输入信号串扰多路时分复用SAR ADC电路系统，其特征在于，该电路系统包含专有多输入串扰模型电路，单端转双端电路，逐次逼近型模数转换器SAR ADC，锁存器Latch_A、Latch_B、Latch_C和时序控制电路；

其中，所述专有多输入串扰模型电路包含电容C1、C2、C3、Ct1、Ct2、Ck1、Ck2、Ck3、Ck4、Ck5和Ck6，电阻R1、R2、R3、RL1、RL2与RL3，采样开关S1、S2与S3；

其中电容C1是信号输入端VinA与地之间的寄生电容，电容C2是信号输入端VinB与地之间的寄生电容，电容C3是信号输入端VinC与地之间的寄生电容；

电阻R1是信号输入端与地之间的寄生漏电阻，电阻R2是信号输入端与地之间的寄生漏电阻，电阻R3是信号输入端与地之间的寄生漏电阻；

电容Ct1是信号输入端VinA与信号输入端VinB之间的寄生串扰电容，电容Ct2是信号输入端VinB与信号输入端VinC之间的寄生串扰电容；

电阻RL1是信号输入端VinA的寄生导线电阻，电阻RL2是信号输入端VinB的寄生导线电阻，电阻RL3是信号输入端VinC的寄生导线电阻；

电容Ck1是采样开关S1的一端与地之间的寄生电容，电容Ck2是采样开关S1的另一端与地之间的寄生电容，电容Ck3是采样开关S2的一端与地之间的寄生电容，电容Ck4是采样开关S2的另一端与地之间的寄生电容，电容Ck5是采样开关S3的一端与地之间的寄生电容，电容Ck6是采样开关S3的另一端与地之间的寄生电容；

采样开关S1、采样开关S2和采样开关S3不能同时闭合；信号CLK1控制采样开关S1的导通状态，信号CLK2控制采样开关S2的导通状态，信号CLK3控制采样开关S3的导通状态；

所述专有多输入串扰模型电路的信号输入端VinA连接电容C1的一端、电阻R1的一端、电容Ct1的一端和电阻RL1的一端，电容C1的另一端连接地，电阻R1的另一端连接地。信号输入端VinB连接电容C2的一端、电阻R2的一端、电容Ct1的另一端、电容Ct2的一端和电阻RL2的一端，电容C2的另一端连接地，电阻R2的另一端连接地；信号输入端VinC连接电容C3的一端、电阻R3的一端、电容Ct2的另一端和电阻RL3的一端，电容C3的另一端连接地，电阻R3的另一端连接地；

电阻RL1的另一端连接电容Ck1的一端和采样开关S1的一端，电容Ck1的另一端连接地；电阻RL2的另一端连接电容Ck3的一端和采样开关S2的一端，电容Ck3的另一端连接地；电阻RL3的另一端连接电容Ck5的一端和采样开关S3的一端，电容Ck5的另一端连接地；采样开关S1的另一端连接电容Ck2的一端、电容Ck4的一端、采样开关S2的另一端、电容Ck6的一端、采样开关S3的另一端和单端转双端电路的输入端，也即专有多输入串扰模型电路的输出端，电容Ck2的另一端连接地，电容Ck4的另一端连接地，电容Ck6的另一端连接地；

所述时序控制电路输出信号CLK1，信号CLK2，信号CLK3，信号Clock_Adc，信号C_Latch_A，信号C_Latch_B和信号C_Latch_C；其中信号CLK1控制采样开关S1的导通状态，信号CLK2控制采样开关S2的导通状态，信号CLK3控制采样开关S3的导通状态；信号Clock_Adc是SARADC的系统时钟；信号C_Latch_A控制锁存器Latch_A，信号C_Latch_B控制锁存器Latch_B，信号C_Latch_C控制锁存器Latch_C。

2.根据权利要求1所述的低输入信号串扰多路时分复用SAR ADC电路系统，其特征在于，所述采样开关S1、S2与S3均采用MOSFET实现。

3.根据权利要求2所述的低输入信号串扰多路时分复用SAR ADC电路系统，其特征在于，所述专有多输入串扰模型电路的功能是解决多输入信号互相串扰的问题，在所述专有多输入串扰模型电路中同时输入信号VinA、信号VinB和信号VinC，从所述专有多输入串扰模型电路得出多输入端之间距离与串扰幅值的函数关系，利用此函数关系计算出能满足串扰幅值要求的多输入端之间的距离供于电路版图设计，从而解决多输入信号互相串扰的问题。