[发明专利]一种CMOS标准单元抗辐照加固电路在审
| 申请号： | 201911230922.0 | 申请日： | 2019-12-05 |
| 公开（公告）号： | CN110880928A | 公开（公告）日： | 2020-03-13 |
| 发明（设计）人： | 张黛梦;谢小东;陈飞翔 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H03K19/003 | 分类号： | H03K19/003 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 cmos 标准 单元 辐照 加固 电路 | ||
【权利要求书】：
1.一种CMOS标准单元抗辐照加固电路，其特征在于，该电路包括输入端口、输出端口、一对静态互补逻辑PUN和PDN、p型沟道场效应晶体管P1、p型场效应晶体管P2、n型沟道场效应晶体管N1、n型沟道场效应晶体管N2。
所述P1管栅极连接低电平，P1源极连接PUN网络，P1管漏极与输出端口连接；N1管栅极接高电平，N1管漏极与输出端口连接，N1管源极与PDN网络连接。所述P2管栅极与输出端口连接，P2管漏极与低电平连接，P2管源极与P1管源极连接；N2管栅极与输出端口连接，N2管源极与N1管源极连接，N2管漏极连接高电平。
2.根据权利要求1所述的CMOS标准单元加固电路，其特征在与，所有输入同时分配到上拉网络PUN和下拉网络PDN。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911230922.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种粉体材料接触角的测试方法
- 下一篇：光学成像镜头
