[发明专利]半导体器件及其制造方法及包括该器件的电子设备在审
申请号: | 201911244799.8 | 申请日: | 2019-12-06 |
公开(公告)号: | CN111106160A | 公开(公告)日: | 2020-05-05 |
发明(设计)人: | 朱慧珑 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/78;H01L21/336 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 倪斌 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 包括 器件 电子设备 | ||
1.一种半导体器件,包括:
衬底;
有源区,包括依次叠置在所述衬底上且彼此邻接的第一源/漏区、沟道区和第二源/漏区;
栅堆叠,围绕所述沟道区的外周形成;以及
间隔物,在所述栅堆叠与所述第一源/漏区和所述第二源/漏区之间围绕所述沟道区的外周形成;
其中,所述间隔物具有沿平行于所述衬底的顶部表面的方向的改变的厚度。
2.根据权利要求1所述的半导体器件,其中,所述间隔物具有从显露于所述有源区的外周表面的表面开始向所述有源区内部逐渐减小的厚度。
3.根据权利要求2所述的半导体器件,其中,所述间隔物位于所述沟道区的外周的外侧。
4.根据权利要求1至3中任一项所述的半导体器件,其中,所述间隔物包括氧化物。
5.根据权利要求4所述的半导体器件,其中,所述氧化物包括对所述第一源/漏区和所述第二源/漏区的材料进行氧化处理所形成的氧化物。
6.根据权利要求4所述的半导体器件,其中,所述氧化物包括对淀积在所述第一源/漏区和/或所述第二源/漏区的表面的材料进行氧化处理所形成的氧化物。
7.根据权利要求5或6所述的半导体器件,其中,所述间隔物包括低介电常数的材料。
8.根据权利要求7所述的半导体器件,其中,所述低介电常数的材料包括SiC。
9.根据权利要求1至8中任一项所述的半导体器件,其中,所述第一源/漏区的掺杂区和所述第二源/漏区的掺杂区分别沿所述第一源/漏区和所述第二源/漏区的外部表面延伸。
10.根据权利要求1至9中任一项所述的半导体器件,其中,所述间隔物位于所述第一源/漏区的掺杂区和所述第二源/漏区的掺杂区的内部。
11.根据权利要求10所述的半导体器件,其中,所述栅堆叠的底部表面与形成所述沟道区的材料层和形成所述第一源/漏区的材料层之间的界面大致平行,所述栅堆叠的顶部表面与形成所述沟道区的材料层和形成所述第二源/漏区的材料层之间的界面大致平行。
12.根据权利要求11所述的半导体器件,其中,所述栅堆叠的底部表面与形成所述沟道区的材料层和形成所述第一源/漏区的材料层之间的界面之间的距离与所述栅堆叠的顶部表面与形成所述沟道区的材料层和形成所述第二源/漏区的材料层之间的界面之间的距离大致相等。
13.根据权利要求1至12中任一项所述的半导体器件,其中,所述沟道区包括单晶半导体材料。
14.根据权利要求1至13中任一项所述的半导体器件,其中,所述沟道区的半导体材料与所述第一源/漏区和/或所述第二源/漏区的半导体材料不同。
15.一种制造半导体器件的方法,包括:
在衬底上依次形成第一材料层和第二材料层;
在所述衬底、所述第一材料层和所述第二材料层上限定所述半导体器件的有源区,所述有源区包括沟道区;
在所述衬底和所述第二材料层的设定位置处围绕所述沟道区的外周形成间隔物;
在所述衬底和所述第二材料层上分别形成第一源/漏区和第二源/漏区;以及
围绕所述沟道区的外周形成栅堆叠;
其中,所述间隔物具有沿平行于所述衬底的顶部表面的方向的改变的厚度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911244799.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:无水洗车用汽车上光清洁湿巾
- 下一篇:麦克风的SIP模组贴装结构及方法
- 同类专利
- 专利分类