[发明专利]一种FPGA时分复用多路数据传输的方法、存储介质及终端

说明书

本发明公开了一种FPGA时分复用多路数据传输的方法、存储介质及终端，所述方法包括如下步骤：通过计算机对用户的芯片设计RTL进行分割处理，选择FPGA验证平台并根据处理结果产生不同的格式的门电路网表库文件，并输出统一的EDIF格式的网表库文件；用户设置TDM传输的模式及参数之后，计算机根据TDM模式及参数，自动匹配FPGA厂家的底层的高速传输IP；计算机为用户的每个FPGA生成新的设计顶层和数据收发模块；根据FPGA类型转换为专用门电路网表库文件和相关配置约束信息；经过EDA专用的布线工具处理，计算机根据所述专用门电路网表库文件和相关配置约束信息生成可配置于FPGA的比特流文件进行数据传输，能有效解决背景技术中的问题。

技术领域

本发明涉及数据传输技术领域，具体为一种FPGA时分复用多路数据传输的方法、存储介质及终端。

背景技术

当前,IC芯片产业飞速发展，需要进行FPGA原型验证的逻辑设计越来越庞大，一颗业界较大规模的FPGA已经难以容纳下所有的芯片的逻辑功能。用户需要设法将大的设计切割为若干个小的设计，配置到多个FPGA中，即通过手动编写串并转换模块或利用厂家提供的IP模块，加入到每个FPGA设计中，进行大量数据的传输。

但是这样经常会遇到的一个问题就是由于设计的复杂，逻辑模块之间产生了大量的互联关系。分割后用户需要利用FPGA上面有限的外部连接管脚来传输更多的数据信号，同时保证运行时整个设计的逻辑功能正确无误，性能达标。通常这个过程需要考虑到很多的因素和处理工作，需要人工操作，操作繁琐且容易出错，非常耗费精力和时间，无法满足技术要求。

发明内容

为了克服现有技术方案的不足，本发明提供一种FPGA时分复用多路数据传输的方法、存储介质及终端，方便开发、设计基于多块FPGA的大容量、复杂程度高的芯片，加快SOC产品的开发流程，能有效的解决背景技术提出的问题。

本发明解决其技术问题所采用的技术方案是：

一种FPGA时分复用多路数据传输的方法，包括如下步骤：

通过计算机对用户的芯片设计RTL进行分割处理，选择FPGA验证平台并根据处理结果产生不同的格式的门电路网表库文件，并输出统一的EDIF格式的网表库文件；

用户设置TDM传输的模式及参数之后，计算机根据TDM模式及参数，自动匹配FPGA厂家的底层的高速传输IP；

计算机为用户的每个FPGA生成新的设计顶层和数据收发模块；

根据FPGA类型将生成的新的所述设计顶层和所述数据收发模块转换为专用门电路网表库文件和相关配置约束信息；

经过EDA专用的布线工具处理，计算机根据所述专用门电路网表库文件和相关配置约束信息生成可配置于FPGA的比特流文件进行数据传输。

进一步地，所述门电路网表库文件的生成过程为：计算机基于单个FPGA的设计文件，选择FPGA验证平台，并经过EDA专用综合工具处理后，生成不同格式的门电路网表库文件。

进一步地，所述统一的EDIF格式的网表库文件是计算机通过对不同种类的门电路网表库文件进行基于模块层次及连线格式的处理、转换后输出的。

进一步地，用户设置TDM传输的模式和参数的过程包括直接输入过程和远程输入过程，所述直接输入是通过计算机键盘直接输入，所述远程输入过程是通过蓝牙或者无线网连接输入。

进一步地，所述计算机为用户的每个FPGA生成新的设计顶层和数据收发模块的过程为：

计算机根据多个FPGA之间的互联信息，计算出最优的信号压缩比；

计算机根据计算得到的最优信号压缩比，为每个FPGA生成新的设计顶层和数据收发模块。