[发明专利]包括穿通电极的半导体器件

说明书

本发明公开一种包括穿通电极的半导体器件。半导体器件包括：第一半导体芯片；以及第二半导体芯片，其层叠在第一半导体芯片上，并且通过第一穿通电极和第二穿通电极而电连接至第一半导体芯片。在第二测试操作期间，第一半导体芯片可以将第一穿通电极电连接至第三测试电阻器。在第二测试操作期间，第一半导体芯片可以检测第一内部节点的电压电平，以测试第一穿通电极与第二穿通电极之间的短路故障，第一内部节点的电压电平由第三测试电阻器以及第一穿通电极和第二穿通电极的电阻值来确定。

相关申请的交叉引用

本申请要求于2019年7月9日提交的申请号为10-2019-0082903的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的实施例涉及半导体器件和穿通电极。

背景技术

近来，已经开发了三维半导体器件以增加其集成密度。每个三维半导体器件可以通过垂直层叠多个半导体芯片以在有限的面积上实现最大的集成密度。

每个三维半导体芯片可以利用穿通硅通孔(TSV)技术来实现，该技术是利用垂直贯穿半导体芯片的硅通孔来将垂直层叠的所有半导体芯片彼此电连接。因此，与使用接合线制造的三维半导体器件相比，使用TSV制造的三维半导体器件可以有效地减小其封装面积。

另外，半导体器件或包括半导体器件的半导体封装体可以在该半导体封装体被提供给用户或顾客之前进行测试，以验证其特性和可靠性。因此，已经提出了测试半导体器件或半导体封装体的各种方法，以减少测试时间并提高测试效率。

发明内容

根据一个实施例，一种半导体器件可以包括：第一半导体芯片；以及第二半导体芯片，其层叠在第一半导体芯片上，并且通过第一穿通电极和第二穿通电极而电连接至第一半导体芯片。在第二测试操作期间，第一半导体芯片可以将第一穿通电极电连接至第三测试电阻器。在第二测试操作期间，第一半导体芯片可以检测第一内部节点的电压电平，以测试第一穿通电极与第二穿通电极之间的短路故障，所述第一内部节点的电压电平由第三测试电阻器以及第一穿通电极和第二穿通电极的电阻值来确定。

根据一个实施例，一种半导体器件可以包括：第一半导体芯片；以及第二半导体芯片，其层叠在第一半导体芯片上。第二半导体芯片可以通过第一穿通电极和第二穿通电极而电连接至第一半导体芯片。在第一测试操作期间，第一半导体芯片可以将第一穿通电极和第二穿通电极电连接至第一测试电阻器和第二测试电阻器。在第一测试操作期间，第一半导体芯片可以检测第一内部节点和第二内部节点的电压电平，以测试第一穿通电极和第二穿通电极的开路故障。第一内部节点和第二内部节点的电压电平可以由第一测试电阻器和第二测试电阻器以及第一穿通电极和第二穿通电极的电阻值确定。

根据另一个实施例，一种半导体器件可以包括：第一半导体芯片；以及第二半导体芯片，其层叠在第一半导体芯片上。第二半导体芯片可以通过第一穿通电极和第二穿通电极而电连接至第一半导体芯片。在第一测试操作期间，第一半导体芯片可以被配置为将第一穿通电极和第二穿通电极电连接至第一测试电阻器和第二测试电阻器，以及被配置为检测第一内部节点和第二内部节点的电压电平，以测试第一穿通电极和第二穿通电极的开路故障。在这种情况下，第一内部节点和第二内部节点的电压电平可以由第一测试电阻器和第二测试电阻器以及第一穿通电极和第二穿通电极的电阻值来确定。在第二测试操作期间，第一半导体芯片可以被配置为将第一穿通电极电连接至第三测试电阻器，以及被配置为检测第一内部节点的电压电平，以测试第一穿通电极与第二穿通电极之间的短路故障。在这种情况下，第一内部节点的电压电平可以由第三测试电阻器以及第一穿通电极和第二穿通电极的电阻值来确定。

附图说明

图1是示出根据本公开的实施例的半导体器件的配置的框图。

图2是示出图1的半导体器件中所包括的第一测试控制电路的配置的框图。