[发明专利]基准源电路、芯片、电源及电子设备

说明书

本公开涉及基准源电路、芯片、电源及电子设备，所述电路包括：第一电流产生单元，用于产生第一电流；基准电压产生单元，电连接于所述第一电流产生单元，用于利用所述第一电流产生带隙基准电压；基准电流产生单元，电连接于所述第一电流产生单元及所述基准电压产生单元，用于利用所述第一电流产生带隙基准电流。通过以上电路，本公开实施例可以在一个基准源电路中产生带隙基准电压和带隙基准电流，且复用第一电流产生单元，可以实现高增益、双环路同时工作，可以节约成本，相较于相关技术设计两个单独的基准源可以节约芯片面积。

技术领域

本公开涉及集成电路技术领域，尤其涉及一种基准源电路、芯片、电源及电子设备。

背景技术

带隙基准源作为集成电路系统中的基本模块，其目的是产生一个与电源和温度无关的电压基准或电流基准。目前芯片内部常用的带隙基准为单独的带隙电压源或带隙电流源。由于半导体工艺中的电阻通常具有一定的温度系数，导致相关技术中的带隙电压源与带隙电流源难以同时实现，需要制作两个单独的电路，成本较高且浪费了芯片面积。

发明内容

有鉴于此，本公开提出了一种一种基准源电路，所述电路包括：

第一电流产生单元，用于产生第一电流；

基准电压产生单元，电连接于所述第一电流产生单元，用于利用所述第一电流产生带隙基准电压；

基准电流产生单元，电连接于所述第一电流产生单元及所述基准电压产生单元，用于利用所述第一电流产生带隙基准电流。

在一种可能的实施方式中，所述基准电压产生单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电阻、第二电阻、第三电阻、第一电容、第二电容，其中：

所述第一晶体管的漏极电连接于所述第二晶体管的源极、第三晶体管的源极及电压源，所述第一晶体管的栅极电连接于所述第二电阻的第一端、所述第三晶体管的漏极、所述第五晶体管的集电极及启动电路，用于接收启动电路输出的启动信号，所述第一晶体管的源极电连接于所述第一电阻的第一端、所述第一电容的第一端、所述第二电容的第一端，所述第一晶体管的源极用于输出所述带隙基准电压，

所述第一电容的第二端、所述第一电阻的第二端电连接于所述第一电流产生单元，

所述第二电阻的第二端电连接于所述第三电容的第一端，

所述第二晶体管的漏极电连接于所述第二晶体管的栅极、所述第三晶体管的栅极、所述第四晶体管的集电极，

所述第三电阻的第一端电连接于所述第一电流产生单元，

所述第五晶体管的基极、所述第四晶体管的基极电连接于所述第一电流产生单元，

所述第五晶体管的射极、所述第四晶体管的射极、所述第三电阻的第二端、所述第二电容的第二端接地。

在一种可能的实施方式中，所述第一电流产生单元包括第四电阻、第五电阻、第六晶体管、第七晶体管，其中：

所述第四电阻的第一端电连接于所述第一电容的第二端、所述第一电阻的第二端、所述第五电阻的第一端、所述第六晶体管的基极，所述第四电阻的第二端电连接于所述第六晶体管的集电极、所述第七晶体管的基极、所述第四晶体管的基极，

所述第五电阻的第二端电连接于所述第七晶体管的集电极、所述第五晶体管的基极，

所述第六晶体管的射极、所述第七晶体管的射极电连接于所述第三电阻的第一端，

其中，所述第六晶体管的集电极用于产生所述第一电流。