[发明专利]面向异构融合众核架构的数据自动布局方法和装置

说明书

本发明公开一种面向异构融合众核架构的数据自动布局方法和装置，包括以下步骤：S1、编译器通过静态分析组件确定可以分布布局到计算核心阵列片上高速缓存的数组；S2、编译器使用代码插装组件对布局到片上高速缓存的数组的有关信息进行注册；S3、编译器根据动态分析组件获取的注册信息和循环索引变量，再根据关系表达式计算得到最佳tile值，并将获得的最佳tile值更新到内部数据库中；S4、编译器根据最佳tile值，对循环进行重新分块划分，并重新生成可执行的众核加速目标码；S5、执行编译生成的可执行的众核加速目标码，使数据布局达到最优。本发明解决了用户需要对同一程序的不同规模的算例手动调整tile值来控制关键数据布局的问题，不需要用户手动干预，实现数据的自动布局。

技术领域

本发明涉及一种面向异构融合众核架构的数据自动布局方法和装置，属于计算机技术领域。

背景技术

异构融合架构处理器通常是由控制核心单元和运算核心阵列组成，控制核心负责程序的初始化、I/O、通信以及运算核心阵列的任务分配等工作，运算核心通常专职负责程序热点区域的并行加速工作。每个运算核心通常配备有一块片上高速缓存SPM，它的访问速度快，延迟低，加速核心段的关键数据只有通过DMA(Direct Memory Access)布局到片上高速缓存才能达到最佳加速效果。

异构众核处理器架构下，片上高速局存空间的容量是有限的，而实际应用课题的数据规模会随着解算的数据不同会发生变化，以航空器外形模拟设计应用为例，程序中有同样的数组A[x][y][z]，假设在计算航空器1时，可以保证A数组的低两维数据全部放到片上高速局存内，根据这种情况对程序进行了优化；当计算航空器2时，x、y、z的数值变大了，使得数组A的低两维无法全部存放到片上高速局存中，通常情况下，需要用户结合数组和循环大小，手动调整tile值，以调整整个程序的数据布局，较为繁琐。

发明内容

本发明的目的是提供一种面向异构融合众核架构的数据自动布局方法和装置，该面向异构融合众核架构的数据自动布局方法和装置可以解决用户需要对同一程序的不同规模的算例手动调整tile值来控制关键数据布局的问题，不需要用户的手动干预，实现数据的自动布局。

为达到上述目的，本发明采用的技术方案是：一种面向异构融合众核架构的数据自动布局装置，包括以下组件：

配置于编译器上的静态分析组件，用于收集加速区域内所有的数组访问，并分析其数据访问形式，如果数组的所有访问点的访问形式都满足A[a*i+b]，其中A是数组名，a、b是常数、i是并行循环变量，则该数组属于需要布局到片上高速缓存的关键数据，可分布布局到片上高速缓存；

配置于编译器上的代码插装组件，用于将需要布局到片上高速缓存的数组信息、循环上下界信息以及tile值信息的注册语句插装到众核程序的控制端代码，获得注册信息，以供动态分析组件使用，其中，数组信息包括原数组维度信息和每维度所对应的循环索引变量，众核程序由控制端代码和设备端代码组成；

配置于编译器上的动态分析组件，用于根据获取的注册信息和循环索引变量，获取数组的动态维度信息，再通过运行时的片上高速缓存用量分析函数，获得片上高速缓存使用量与tile值的关系表达式，在运行时根据关系表达式计算得到最佳tile值，并将获得的最佳tile值更新到内部数据库中，使数据布局达到最优；

假定该核心段循环为n层嵌套的循环loop_i(i＝1，n)，其循环分块粒度tile值分别为t_i(i＝1,n)，各层循环迭代总次数分别为L_i(i＝1,n)，需要分布布局的数组有m个，分别为A_j(j＝1,m)，那么则有：循环分布数组的总大小

即为片上高速缓存使用量与tile值的关系表达式，根据此表达式，通过编译器求解获得最佳tile值；