[发明专利]电平转换电路

权利要求书

1.一种电平转换电路，其特征在于，包括：由第一CMOS反相器和第二CMOS反相器组成的主体电路，第一输入电路和第二输入电路；

所述第一CMOS反相器的输出端连接所述第二CMOS反相器的输入端并输出正相输出信号，所述第二CMOS反相器的输出端连接所述第一CMOS反相器的输入端并输出反相输出信号；

所述主体电路连接在第一电源电压和第二负电压之间，所述正相输出信号和所述反相输出信号都工作在第一电源电压和第二负电压之间；

所述第一输入电路的输入端连接正相输入信号，所述第二输入电路的输入端连接反相输入信号；

所述第一输入电路的输出端连接所述第一CMOS反相器的输入端，所述第二输入短路的输出端连接所述第二CMOS反相器的输入端；

所述正相输入信号和所述反相输入信号都工作在第一电源电压和地之间；

所述第一输入电路中包括第一上拉PMOS管，所述第二输入电路中包括第二上拉PMOS管；

所述第一上拉PMOS管的栅极作为所述第一输入电路的输入端，所述第二上拉PMOS管的栅极作为所述第二输入电路的输入端；

所述第一上拉PMOS管的源极连接所述第一电源电压，所述第二上拉PMOS管的源极连接所述第一电源电压；

所述第一输入电路中还包括第一控制电路，所述第一控制电路使所述第一上拉PMOS管的漏极电压在所述正相输入信号为高电平时下拉到0V且不低于0V，防止所述第二负电压对所述第一上拉PMOS管的源极、漏极和栅极之间的电压差的影响，以保证所述第一上拉PMOS管的源极、漏极和栅极之间的电压差都在所述第一电源电压的范围内，使所述第一上拉PMOS管采用工作电压接近所述第一电源电压的最大值的PMOS管，以使所述第一上拉PMOS管能在所述第一电源电压下很好驱动；

所述第二输入电路中还包括第二控制电路，所述第二控制电路使所述第二上拉PMOS管的漏极电压在所述反相输入信号为高电平时下拉到0V且不低于0V，防止所述第二负电压对所述第二上拉PMOS管的源极、漏极和栅极之间的电压差的影响，以保证所述第二上拉PMOS管的源极、漏极和栅极之间的电压差都在所述第一电源电压的范围内，使所述第二上拉PMOS管采用工作电压接近所述第一电源电压的最大值的PMOS管，以使所述第二上拉PMOS管的阈值电压低于所述第一电源电压并能在所述第一电源电压下很好驱动。

2.如权利要求1所述的电平转换电路，其特征在于：所述第一控制电路包括第三PMOS管和第一NMOS管；

所述第三PMOS管的源极连接所述第一上拉PMOS管的漏极，所述第三PMOS管的栅极接地，所述第三PMOS管的漏极作为第一输入电路的输出端，所述第三PMOS管用于在所述正相输入信号为高电平时防止所述第一上拉PMOS管的漏极电压下拉到所述第二负电压；

所述第一NMOS管的栅极连接所述正相输入信号、源极接地以及漏极连接所述第一上拉PMOS管的漏极，所述第一NMOS管用于在所述正相输入信号为高电平时使所述第一上拉PMOS管的漏极电压下拉到0V。

3.如权利要求1所述的电平转换电路，其特征在于：所述第一控制电路包括第四PMOS管和第二NMOS管；

所述第四PMOS管的源极连接所述第二上拉PMOS管的漏极，所述第四PMOS管的栅极接地，所述第四PMOS管的漏极作为第二输入电路的输出端，所述第四PMOS管用于在所述反相输入信号为高电平时防止所述第二上拉PMOS管的漏极电压下拉到所述第二负电压；

所述第二NMOS管的栅极连接所述反相输入信号、源极接地以及漏极连接所述第二上拉PMOS管的漏极，所述第二NMOS管用于在所述正相输入信号为高电平时使所述第二上拉PMOS管的漏极电压下拉到0V。

4.如权利要求1所述的电平转换电路，其特征在于：所述第一CMOS反相器由第五PMOS管和第三NMOS管连接而成；

所述第五PMOS管的源极连接所述第一电源电压，所述第三NMOS管的源极接地；

所述第五PMOS管的栅极连接所述第三NMOS管的栅极并作为所述第一CMOS反相器的输入端；

所述第五PMOS管的漏极连接所述第三NMOS管的漏极并作为所述第一CMOS反相器的输出端。