[发明专利]一种复合介质栅双器件光敏探测器的晶圆堆叠结构

说明书

本发明公开了一种复合介质栅双器件光敏探测器的晶圆堆叠结构。该结构的复合介质栅双器件光敏探测器包括具有感光功能的MOS‑C部分和具有读取功能的MOSFET部分，探测器的MOS‑C部分设置在上晶圆，探测器的MOSFET部分设置在下晶圆；上晶圆和下晶圆堆叠集成在一起；探测器的MOS‑C部分和探测器的MOSFET部分通过通孔相连。本发明的堆叠结构能提高光敏探测器的填充系数，并能减小读取过程中对感光区的影响，提高信噪比和灵敏度。

技术领域

本发明涉及集成电路领域，具体涉及一种复合介质栅双器件光敏探测器的晶圆堆叠结构。

背景技术

CCD和CMOS-APS是当前最为常见的两种成像器件。较早出现的CCD，其基本结构是一组组串联而成的MOS电容，通过MOS电容上的脉冲时序控制半导体表面势阱的产生和变化，以此实现光生电荷的存储和转移读出，这种方法造成CCD的成像速度较慢，同时CCD对工艺的要求极高，使其成品率低，成本较大。CMOS-APS通常由一个感光二极管和三至六个晶体管组成，采用更多晶体管意味着具备更加复杂的功能，CMOS-APS采用X-Y寻址方式读取信号，因此其成像速度较CCD快，同时CMOS-APS与CMOS工艺兼容，易于与外围电路整合，但因其像元中包含多个晶体管，其像元的填充系数低，这使得CMOS-APS的满阱电荷量低，为保证高的成像质量，像元尺寸很难进一步缩小。

通过上述现有技术的比较发现，如果CMOS-APS成像探测器具有高填充系数，则既可以提高探测器的成像质量，又可以缩小像元尺寸。在中国专利CN201210442007中提出了双晶体管光敏探测器，该探测器的特点是单个半导体器件即可实现完整的复位、感光以及读出的功能，构成一个完整的像素，可以极大地提高像素的填充因子。该探测器通过两个晶体管将探测器信号的收集功能和读取功能分开，使得探测器的感光部分不需要制作源漏，可以有效地防止感光晶体管之间互相的干扰。但该探测器单个像元由两个器件组成，占空比因此受限，需要更长的积分时间完成曝光。并且读取管在漏极加正偏压的情况下，会影响感光晶体管衬底的电势分布，从而引入更多的噪声。

发明内容

本发明的目的在于利用多晶圆堆叠技术，提出一种复合介质栅双器件光敏探测器的布局结构，旨在提高光敏探测器的填充系数。

为实现上述发明目的，本发明采用的技术方案如下：

一种复合介质栅双器件光敏探测器的晶圆堆叠结构，其中，复合介质栅双器件光敏探测器包括具有感光功能的MOS-C部分和具有读取功能的MOSFET部分，探测器的MOS-C部分设置在上晶圆，探测器的MOSFET部分设置在下晶圆；所述上晶圆和下晶圆堆叠集成在一起；所述探测器的MOS-C部分和探测器的MOSFET部分通过通孔相连。

进一步地，所述上晶圆倒扣在下晶圆表面。

进一步地，所述探测器的MOS-C部分包括在P型半导体衬底上方依次叠设的第一底层介质层、第一电荷耦合层、第一层介质层和第一控制栅极；所述探测器的MOSFET部分包括在所述P型半导体衬底上方依次叠设的第二底层介质层和第二电荷耦合层，其中，在所述P型半导体衬底中且靠近第二底层介质层的一侧设有N型源极区和N型漏极区，在所述P型半导体衬底中且第二底层介质层的下方设有阈值调节注入区；所述第一电荷耦合层和第二电荷耦合层通过金属线相连，金属线穿过通孔。

进一步地，所述探测器的MOSFET部分中，在第二电荷耦合层上方还依次设有第二顶层介质层和第二控制栅极。

进一步地，所述复合介质栅双器件光敏探测器采用多个，在衬底中用浅槽隔离区隔开；多个所述探测器的MOS-C部分构成阵列排布在上晶圆，多个所述探测器的MOSFET部分构成阵列排布在下晶圆。

进一步地，每个探测器的MOS-C部分分别连接一个探测器的MOSFET部分。