[发明专利]一种支持存储内计算的双模计算机架构

说明书

本发明涉及计算机架构技术领域，具体涉及一种支持存储内计算的双模计算机架构，包括一处理器核、一指令存储器、一存储计算协处理器、若干计算型的SRAM宏单元。本发明的有益效果：提出的架构可以工作在非冯诺依曼体系结构下，也保留了传统的冯诺依曼结构。这样做的目的是最大限度地利用现有的编译工具链和编程模型。通过仿真表明，根据使用IMC‑SRAM宏单元数量的不同，与基准对比，本发明架构可以对特定的应用提供十几至上百倍的加速。在采用一块宏单元的情况下，可以对规模为32*32的二值神经网络和512位字符输入的哈希算法分别加速6.7和12.2倍。与基准对比，本架构平均节省能耗为3倍。

技术领域

本发明涉及计算机架构技术领域，具体涉及一种支持存储内计算的双模计算机架构。

背景技术

当前大多数计算机都采用了传统的冯诺依曼结构，即计算单元和存储单元分离。这样的计算机工作时遵循“(从存储器中)加载-(在CPU中)计算-写回(存储器)”这样的范式。一方面，由于芯片或者IP引脚受限，计算和存储分离使得计算单元和存储器之间的带宽也受到限制，不能充分利用存储模块的带宽资源。另一方面，计算存储分离使得CPU在处理数据时，需要不停地对远处的存储器进行读写，这样就不可避免地带来巨大的功耗浪费。例如，一个64位的双精度浮点运算大概需要消耗50pJ能量，CPU核从20mm外的缓存读取数据大概消耗500pJ能量，而从片外的DRAM读取相关数据则需要大约6000pJ的能力。而随着大数据、人工智能和物联网的发展，解决CPU和存储器之间的带宽瓶颈、提高系统的能量利用效率显得日益迫切。处理器架构的设计面临着更大的挑战。例如，如何满足人工智能芯片中计算单元对存储模块的带宽需求，如何使得物联网终端(多为MCU，即微型中央处理器)在提高处理性能的同时保持甚至降低功耗。

对于这些问题，其中的一个解决方案是在存算一体化(PIM,Processing-In-Memory，或者IMC,In-Memory Computing)，其设计理念是尽可能使得计算单元和存储模块靠近，甚至能够在融为一体，即在存储器中进行计算。

其实，存算一体概念早在上世纪七十年代就被提出来了，由于CPU对存储器的带宽需求或者功耗不是计算机技术发展的主要矛盾，这个想法没有受到足够的重视。直到九十年代，大量的存算一体计算机涌现，设计思路可以概括为将计算单元和存储单元放到一块芯片中，用逻辑工艺或者DRAM工艺生产。然而，由于这样的设计生产耗费极大，而且设计出来的处理器在可编程性，可升级性方面都比较差，最后并没有得到推广。

近年来，随着人工智能的发展，基于静态随机存储器(SRAM,Static RandomAccess Memory)的存储计算技术得到广泛关注。该技术的基本原理是同时对一对位线上的多个SRAM存储单元(Bitcell)进行读取，那么位线上的电压降行为表现为逻辑与的关系，如果在位线末端使用双输入双输出的灵敏放大器(SA，Sense Amplifier)，那么便可以在SA端得到多种逻辑结果。图1描述了基于SRAM的存算一体技术原理。

然而目前基于SRAM的存算一体设计中，绝大多数都是针对人工智能加速，还没有一款是面向通用目的计算。

发明内容

本发明的目的在于克服现有技术中存在的问题，提供一种支持存储内计算的双模计算机架构，它可以实现至少一定程度上解决现有技术中的问题。

为实现上述技术目的，达到上述技术效果，本发明是通过以下技术方案实现的：