[发明专利]一种基于FPGA的输入信号时序的动态调整电路及方法

权利要求书

1.一种基于FPGA的输入信号时序的动态调整电路，其特征在于，包括监测电路、调整系数生成电路、时序调整电路和时序检验电路；

所述监测电路，包括XADC模块和差值计算单元，通过FPGA上的XADC模块对外界温度和电压变化进行监测，通过差值计算单元计算温度和电压差值并将结果送至调整系数生成电路；

所述调整系数生成电路，包括数据融合单元和算法推演单元，根据温度和电压差值计算出预估IDEALAY的延迟TAP值并送至时序调整电路；

所述时序调整电路，包括IDELAY单元，利用预估IDEALAY的延迟TAP值对N路输入信号进行相应延迟调整，以满足建立保持时间的时序要求；

所述时序检验电路，包括上游器件、串口电路和FPGA解析模块，上游器件通过串口电路向FPGA解析模块发送已知的伪随机序列，FPGA解析模块进行判断接收是否正确，根据结果来决定是否结束调整。

2.根据权利要求1所描述的基于FPGA的输入信号时序的动态调整电路，其特征在于，所述监测电路通过FPGA上的XADC模块将环境变化量转化为数字量进行分析。

3.根据权利要求1所描述的基于FPGA的输入信号时序的动态调整电路，其特征在于，所述调整系数生成电路采用合成算法计算IDELAY的延迟TAP值。

4.根据权利要求1所描述的基于FPGA的输入信号时序的动态调整电路，其特征在于，所述时序检验电路对调整后的信号重新进行伪随机序列验证，并对结果不理想的通道进行自动重复调整。

5.一种基于FPGA的输入信号时序的动态调整方法，其特征在于，包括以下步骤：

步骤1、监测电路通过FPGA上的XADC模块对外界温度和电压变化进行监测，如果环境与常温常压相较有明显变化，则计算温度和电压差值，并将结果发送至调整系数生成电路；

步骤2、调整系数生成电路根据温度和电压差值计算出预估IDEALAY的延迟TAP值，并发送至时序调整电路；

步骤3、时序调整电路利用预估IDEALAY的延迟TAP值对N路输入信号进行相应延迟调整，以满足建立保持时间的时序要求；

步骤4、时序检验电路向FPGA解析模块发送已知的伪随机序列，FPGA解析模块判断接收是否正确，并输出指示信号，如果接收正确则停止调整，否则返回步骤2继续调整。