[发明专利]存储器系统的控制方法

说明书

本发明关于一种存储器系统的控制方法，该存储器系统包含控制器、接口及存储器。该接口耦合于该控制器，且该存储器通过该接口耦合于该控制器。该控制方法包含该控制器通过该接口传送一时钟信号至该存储器，以及该控制器通过该接口传送存取指令至该存储器，以存取该存储器的存取位置的数据。该时钟信号具有时钟周期。该控制器传送该存取指令至该存储器的时间长度基本上为该时钟周期的1.5倍。

技术领域

本发明关于一种存储器系统的控制方法，尤指一种传送存取指令的时间长度基本上为时钟信号的时钟周期的1.5倍的存储器系统的控制方法。

背景技术

随着电子产品及通讯相关应用的需求不断增长，存储器已扮演关键角色。为了在相同时间内可存取更多数据，系统对数据存取的带宽的要求持续增加。

然而，对于访问存储器的接口而言，存储器装置端的时间余量(time margin)议题已成为集成电路及印刷电路板的设计挑战。除了提高存储器存取的速度，也须考虑存储器存取的正确性，以避免误存取发生。因此，本领域仍欠缺适宜的解决方案，以兼顾存取存储器的速度及正确性。

发明内容

实施例提供一种存储器系统的控制方法。该存储器系统包含控制器，耦合于该控制器的接口，和存储器，所述存储器通过该接口耦合于该控制器。该控制方法包含该控制器通过该接口传送时钟信号至该存储器，其中该时钟信号具有一时钟周期；以及该控制器通过该接口传送存取指令至该存储器，以存取该存储器的存取位置的数据，其中该控制器传送该存取指令至该存储器的时间长度基本上为该时钟周期的1.5倍。

附图说明

图1是实施例中，存储器系统的示意图。

图2是图1的控制方法的流程图。

图3是图1的实施例中，传送信号和指令的示意图。

图4是另一实施例中，图1的控制系统的示意图。

图5至图7是图4的实施例中，传送信号和指令的示意图。

具体实施方式

本文所述的长度是时间长度，且本文所述的指令的长度是传送指令的时间长度。

用以控制存储器的指令的长度，为存储器控制领域的重要参数。举例而言，若将用以控制存储器的指令的时间长度，设定为一个时钟周期，会导致时间余量不足，而使信号的失真程度偏高，此情况下，从眼图(eye diagram)可见其张开程度不足。然而，若将每指令的长度设定更大，例如两个时钟周期，虽可有效增加时间余量，且可于眼图测得较大的张开程度，但会导致一段时间内可发送的指令数量减低，从而使操作速度减慢。此外，指令可分为存取指令(access command)和激活指令(active command)两种，若考虑到存取指令之间还要传送激活指令，将造成存取指令更被延迟。

根据本发明的一个实施例，用于读取、写入的指令为存取指令，其他种类的指令为激活指令。每种指令可对应于多个信号的逻辑状态的组合，其可规划于真值表。本文所述的存取指令，举例来说，可为列地址选通(column address strobe，简称CAS)指令。举例而言，所述列地址选通(CAS)指令可用以存取存储器的储存体地址(bank address)，即位于行(row)、列(column)的数据。本文所述的激活指令，举例来说，可为存取指令以外的指令，例如预充电(precharge，简称PRE)指令、模式寄存器集(mode register set，简称MRS)指令、行地址选通(row address strobe，简称RAS)指令和/或刷新(refresh，简称REF)指令等。举例而言，所述行地址选通(RAS)指令可用以激活(activate)存储器的存储体行(bank row)，即页(page)。

图1是一个实施例中存储器系统100的示意图。图2是图1的控制方法200的流程图。