[发明专利]深N阱电压动态控制电路

说明书

本发明公开了深N阱电压动态控制电路，包括PW电压选择电路和NMOS采样开关，还设置有电荷泵电路及DNW电压选择电路，所述NMOS采样开关的PW连接PW电压选择电路的输出、NMOS采样开关的DNW连接DNW电压选择电路的输出，PW电压选择电路的两个输入分别连接输入信号VIN和偏置电压VBULK，电荷泵电路的三个输入分别连接偏置电压VTOP、偏置电压VBOT和输入信号VIN，电荷泵电路的输出连接DNW电压选择电路的一个输入；DNW电压选择电路的另一个输入连接偏置电压VNS；根据NMOS采样开关工作状态，通过分时动态控制其DNW电压，有效降低了PW与DNW间寄生二极管的最大反偏电压，从而达到了提高输入信号电压范围的目的。

技术领域

本发明涉及半导体工艺应用技术等领域，具体的说，是深N阱电压动态控制电路。

背景技术

在信号采样电路中，通常采用DNW(深N阱)隔离NMOS管(N型金属氧化物半导体场效应晶体管)做采样开关。图1为DNW隔离NMOS管剖面图，图2为DNW隔离NMOS管对应的符号图，包含6个端口：D(漏极)、G(栅极)、S(源极)、PW(P阱)、DNW(深N阱)以及PSUB(P型衬底)。另外，还包含4个寄生二极管和4个PN结电容：PW与漏极形成的寄生二极管D1、PW与源极形成的寄生二极管D2、PSUB与DNW形成的寄生二极管D3、PW与DNW形成的寄生二极管D4，以及D1、D2、D3、D4的PN结电容，图1和图2中仅画出D4的PN结电容C0。

图3为传统NMOS采样开关电路，采用PW电压选择电路控制其PW电压。NMOS采样开关栅极连接驱动信号VG、源极连接输入信号VIN、漏极连接输出信号VOUT、DNW连接偏置电压VDNW、PSUB连接参考地GND、PW连接PW电压选择电路输出，PW电压选择电路两个输入分别连接VIN和偏置电压VBULK。上述偏置电压VDNW、VBULK均为固定偏置电压，参考地GND为0V。

当驱动信号VG为高电平时，NMOS采样开关导通进行信号采样，PW电压选择电路将VIN连接到PW，此时DNW与PW间压差ΔVDR＝VDNW-VIN；为防止D3和D4正向导通，必须分别满足VDNW≥0和VDNW≥VIN_MAX(VIN_MAX为VIN最大值)。当驱动信号VG为低电平时，NMOS采样开关截止不进行信号采样，PW电压选择电路将VBULK连接到PW，此时DNW与PW间压差ΔVDR＝VDNW-VBULK；为防止D2正向导通，必须满足VBULK≤VIN_MIN(VIN_MIN为VIN最小值)；由于VDNW为固定偏置，所以VDNW≥VIN_MAX；为防止D3正向导通，VDNW必需满足VDNW≥0。因此，在NMOS采样开关进行信号采样和不进行信号采样时，VDNW均需满足VDNW≥0和VDNW≥VIN_MAX。通常情况下VIN_MAX≥0，所以D4最大反偏电压ΔVDR_MAX必需满足ΔVDR_MAX≥VIN_MAX-VIN_MIN。为防止D4反向击穿，必须满足ΔVDR_MAX＜VBRK(VBRK为D4反向击穿电压)，即VIN_MAX-VIN_MIN＜VBRK，则输入信号电压范围必须小于D4的反向击穿电压，这会极大的限制输入信号电压范围。例如，假设输入信号为幅度±VA正弦信号、VBULK＝-VA、VDNW＝VA，那么必须满足VDNW-VBULK＝2VA＜VBRK，即输入信号电压范围必须小于D4反向击穿电压。

PN结电容公式为：