[发明专利]半导体器件的导电结构

说明书

本公开提供一种半导体器件。该半导体器件包括导电结构，该导电结构包括：上部导线，该上部导线布置在下部器件层中的电路组件上方，并且通过通孔插塞与下部器件层中的电路组件电连接，其中，上部导线在通孔插塞上横向延伸；中间层，具有基本均匀的厚度，设置在通孔插塞和上部导线之间，并且横向延伸超过通孔插塞的平面投影，其中，所述上部导线通过所述中介层与所述通孔插塞电连接；及覆盖层设置在上部导线上。

技术领域

本公开总体上涉及半导体器件的制造，并且更具体地涉及提供用于半导体器件的具有增强的电特性的互连结构。

本申请要求于2018年12月13日提交的美国临时专利申请号62/778908及62/778922的优先权，在此通过引用将其并入，并作为其一部分。

背景技术

随着集成电路(IC)的发展，对更高器件密度和操作速度的需求成为本领域技术人员永无止境的追求。随着数百万个通过互连部件网络连接的微型电路组件，互连结构的电气特性极大地影响了器件性能。

一方面，在层间电介质中的金属材料的扩散或电迁移可能产生污染和短路问题。此外，在一些应用中，不同的互连部件采用不同的导电材料。在不同互连部件之间的界面的不同金属材料的相接处可能会发生介金属共化物材料(IMC)不均匀的问题，从而导致电气性能下降。

另外，在用于互连金属的图案化工艺的光刻工艺(photolithography process)期间，由于高表面反射率，有时会有低曝光效率的问题；由于蚀刻化学腐蚀，有时会导致缺陷问题。

发明内容

根据一实施例，本公开的一方面提供一种导电结构，其特征在于，包括：上部导线，布置在下器件层中的电路组件上，并通过通孔插塞与所述电路组件电连接，其中，所述上部导线在所述通孔插塞上横向延伸；中介层，其厚度大致均匀，设置在所述通孔插塞和所述上部导线之间，并且横向延伸超过所述通孔插塞的平面投影，其中，所述上部导线通过所述中介层与所述通孔塞电连接；和覆盖层，设置在所述上部导线上。

根据一实施例，本公开的一方面提供一种在半导体器件中形成导电结构的方法，其特征在于，包括：图案化通过介电层的第一凹陷特征，以使得能够连通下部器件层中的导电特征；在第一凹陷特征中形成纵向导电特征；在第一工艺温度下，形成具有基本上均匀的厚度的中介层，所述中介层在所述纵向导电特征的平面投影上横向延伸并与所述纵向导电特征接触；在第二工艺温度下，在所述中介层上方形成金属层，其中，所述第二工艺温度高于所述第一工艺温度，在金属层上形成覆盖层，其中所述覆盖层包含钛，并包括细颗粒下部子层和粗颗粒上部子层；和通过所述覆盖层对所述中介层和所述金属层进行图案化，以在所述纵向导电特征之上形成与其接触的横向导电特征。

附图说明

为可仔细理解本案以上记载之特征，参照实施态样可提供简述如上之本案的更特定描述，一些实施态样系说明于随附图式中。然而，要注意的是，随附图式仅说明本案的典型实施态样并且因此不被视为限制本案的范围，因为本案可承认其他等效实施态样。

图1示出了根据本公开的一些实施例的示例性半导体器件的区域截面图。

图2示出了示例性互连结构的示意性区域截面图。

图3(a)-(c)是示出根据本公开的一些实施例的在制造工艺的各个阶段期间的中间结构的示意图。

图4(a)-(c)是示出根据本公开的一些实施例的在制造工艺的各个阶段期间的中间结构的示意图。

图5(a)-(c)是示出根据本公开的一些实施例的在制造工艺的各个阶段期间的中间结构的示意图。

图6示出了根据一些示例性实施例的互连结构的上部的示意图。。

图7示出了根据本公开的一些实施例的互连结构的上部的示意图。