[发明专利]一种工作在低电源电压下的电压基准电路

权利要求书

1.一种工作在低电源电压下的电压基准电路，其特征在于，所述电压基准电路包括：第一PMOS管、第二PMOS管和第三PMOS管，工作在亚阈值区的第一NMOS管和第二NMOS管，第一电阻、第二电阻、第三电阻和第四电阻，以及第一电源和衬底驱动的运算放大器；

所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的源极连接所述第一电源，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的栅极连接所述运算放大器的输出端，所述第一PMOS管的漏极连接所述运算放大器的反相输入端，所述第二PMOS管的漏极连接所述运算放大器的同相输入端，所述第三PMOS管的漏极连接所述电压基准电路的输出端，所述第一NMOS管和所述第二NMOS管的源极接地，所述第一NMOS管的栅极和漏极均连接所述运算放大器的反相输入端，所述第二NMOS管的栅极和漏极均连接所述第三电阻的一端，所述第三电阻的另一端连接所述运算放大器的同相输入端，所述第一电阻的一端接地、另一端连接所述运算放大器的反相输入端，所述第二电阻的一端接地、另一端连接所述运算放大器的同相输入端，所述第四电阻的一端接地、另一端连接所述电压基准电路的输出端。

2.根据权利要求1所述的电压基准电路，其特征在于，所述运算放大器包括：第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管和第十PMOS管，第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管，以及第二电源和电容；

所述第四PMOS管、所述第五PMOS管、所述第六PMOS管、所述第七PMOS管和所述第八PMOS管的源极连接所述第二电源，所述第四PMOS管、所述第五PMOS管、所述第六PMOS管、所述第七PMOS管和所述第八PMOS管的栅极连接偏置电压，所述第四PMOS管的漏极连接所述第四NMOS管和所述第五NMOS管的栅极，所述第五PMOS管的漏极连接所述第九PMOS管和所述第十PMOS管的源极，所述第六PMOS管的漏极连接所述第四NMOS管的漏极、所述第六NMOS管和所述第七NMOS管的栅极，所述第七PMOS管的漏极连接所述第五NMOS管的漏极、所述电容的正极和所述第八NMOS管的栅极，所述第八PMOS管的漏极、所述电容的负极和所述第八NMOS管的漏极连接所述运算放大器的输出端，所述第三NMOS管的栅极和漏极连接所述第四PMOS管的漏极，所述第三NMOS管、所述第六NMOS管、所述第七NMOS管和所述第八NMOS管的源极接地，所述第九PMOS管的漏极连接所述第四NMOS管的源极和所述第六NMOS管的漏极，所述第九PMOS管和所述第十PMOS管的栅极接地，所述第十PMOS管的漏极连接所述第五NMOS管的源极和所述第七NMOS管的漏极，所述第九PMOS管的衬底连接所述运算放大器的反相输入端，所述第十PMOS管的衬底连接所述运算放大器的同相输入端。

3.根据权利要求1所述的电压基准电路，其特征在于，通过下式计算所述第一NMOS管与所述第二NMOS管的电压差ΔV_GS：

其中，T为温度，K、n、q均为电气常数，N为所述第一NMOS管与所述第二NMOS管的宽长比的比例。

4.根据权利要求3所述的电压基准电路，其特征在于，所述第一NMOS管与所述第二NMOS管的电压差为负温度系统，该电压差除以所述第三电阻得到正温度系数的电流。

5.根据权利要求4所述的电压基准电路，其特征在于，所述第一NMOS管与所述第二NMOS管的电压差为负温度系统，该电压差除以所述第一电阻得到负温度系数的第一电流，该电压差除以所述第二电阻得到负温度系数的第二电流，所述第一电流与所述第二电流之和构成近似零温度系数的电流，该电流经过所述第一PMOS管和所述第二PMOS管镜像后输入所述第四电阻构成基准电压输出。

6.根据权利要求5所述的电压基准电路，其特征在于，所述运算放大器的工作所需电源电压大于所述第三NMOS管的栅源电压与所述第四PMOS管的漏源电压之和。

7.根据权利要求5所述的电压基准电路，其特征在于，所述运算放大器的工作所需电源电压大于所述第四PMOS管的漏源电压、所述第九PMOS管的漏源电压与所述第六NMOS管的漏源电压之和。