[发明专利]一种基于奇偶校验门的逻辑W的纠缠浓缩方法

说明书

一种基于奇偶校验门的逻辑W的纠缠浓缩方法，包括如下步骤，步骤S1、构建以GHZ态作为逻辑比特的W态，再进行纠缠分发，将逻辑比特分发至Alice、Bob和Chalice三方；步骤S2、三方中任意两方在接收到分发的逻辑比特后，构造一个辅助光子，然后将辅助光子与自身所分发到的逻辑比特输入奇偶校验门，然后对奇偶校验门中的相干态进行homodyne测量，获取相干态的相位偏移，根据相位偏移进行纠缠态选择；步骤S3、两方的纠缠态选择正确，则能获取最大纠缠态，纠缠成功，若两方中任意一方的纠缠态选择错误，则重新进行步骤S2。该方法首先根据逻辑W态的特点设计奇偶校验门，再利用奇偶校验门对逻辑W态进行浓缩，由于奇偶校验门能进行非破坏性测量，可以在纠缠浓缩失败的基础上进行新的浓缩以提高资源利用率。

技术领域

本发明属于量子通信技术领域，具体涉及一种基于奇偶校验门的逻辑W的纠缠浓缩方法。

背景技术

在量子计算和量子通信领域中，量子纠缠是非常重要的资源。通常在做计算和通信之前一个重要的步骤是最大纠缠态分发。由于外界环境的干扰，在纠缠分发的过程中会出现光子的丢失和退相干等问题。光子的丢失可以采用信息冗余的方法来解决，也就是通过将一个物理比特信息编码到多个物理比特上，我们通常称承载一个比特信息的多个物理比特为逻辑比特；而退相干可以采用纠缠浓缩来解决，使得退相干后的非最大纠缠态转化为最大纠缠态。

自1996年起，Bennett等人提出第一个纠缠浓缩方案起，许多研究者提出了各式的纠缠浓缩方案。在现有的纠缠浓缩方案中，可以分为两类：第一类是对物理比特纠缠态的纠缠浓缩；第二类是对逻辑比特纠缠态的纠缠浓缩。逻辑W态的纠缠浓缩便属于第二类纠缠浓缩。逻辑W态是一种QPC(quantum parity code)，这种编码有着抗信息丢失优点，常用于长距离的量子通信中。所以对逻辑W的纠缠浓缩在量子通信中有着重要作用。

发明内容

本发明所要解决的技术问题是克服现有技术的不足，提供一种基于奇偶校验门的逻辑W的纠缠浓缩方法，首先根据逻辑W态的特点设计奇偶检验门，再利用奇偶检验门对逻辑W态进行浓缩，由于奇偶检验门能进行非破坏性测量，可以在纠缠浓缩失败的基础上进行新的浓缩提高资源利用率。

本发明提供一种基于奇偶校验门的逻辑W的纠缠浓缩方法，包括如下步骤：

步骤S1、构建以GHZ态作为逻辑比特的W态，再进行纠缠分发，将逻辑比特分发至Alice、Bob和Chalice三方；

步骤S2、任意一方在接收到分发的逻辑比特后，构造一个辅助分子，然后将辅助分子与自身所分发到的逻辑比特输入奇偶校验门，然后对奇偶校验门中的相干态进行homodyne测量，获取相干态的相位偏移，根据相位偏移进行纠缠态选择；

步骤S3、若三方中任意两方的纠缠态选择正确，则能获取最大纠缠态，纠缠成功，若三方中任意一方的纠缠态选择错误，则重新进行步骤S2。

作为本发明的进一步技术方案，步骤S1中，以GHZ态作为逻辑W态的表达式为：

其中，为级联GHZ态，m是物理量子比特数；在纠缠分发过程中，最大纠缠态转化为非最大纠缠态，即为其中，系数满足归一化，即，|·|²+|·|²+|·|²＝1。

进一步的，步骤S2中，当chalice接收到分发的逻辑比特态之后，先对进行哈达玛操作使其转化为再构建一个辅助光子然后将和输入奇偶校验门，当光子通过奇偶校验门时，会使得的相干态|·产生相移，当通过奇偶校验门，使得相干态|·〉产生偶数倍或奇数倍相移，若相移θ＝π，奇数倍相移等价于π相移，偶数倍相移为0相移；通过对|·〉进行homedyne测量，若测量结果为π相移，则可知输入的为项，若测量结果为0相移，则可知输入的是项，或相反；若Chalice选择出正确的纠缠态，即需要π(0)相移纠缠态，同时homodyne测量得到π(0)相移纠缠，最后测量辅助光子可得