[发明专利]具有相异核的现场可编程门阵列(FPGA)

说明书

本发明的主题是“具有相异核的现场可编程门阵列(FPGA)”。公开了一种在其上实现至少第一(12)处理电路和第二(14)处理电路的现场可编程门阵列(FPGA)(10)。所述第一处理电路和所述第二处理电路中的每个包括数字核(121、141)和相关联外围部件。所述第一处理电路中的所述数字核(121)与所述第二处理电路中的所述数字核(141)相异。所述第一处理电路(12)和所述第二处理电路(14)在布局规划图中彼此隔离。

技术领域

本文公开的主题总体上涉及现场可编程门阵列(FPGA)，并且在实施方案中，涉及其在航空电子设备中的应用，特别是用于飞行器控制系统中的应用。

背景技术

飞行器控制系统通常包括多个处理电路，该多个处理电路可以被布置为例如监测飞行器的操作状况并传送信号以相应地致动飞行器的各种子系统。因此，飞行器控制系统通常包括各种数字(处理)核，该核用于执行监测和控制飞行器运行所需的计算。这样的数字核通常在现场可编程门阵列(FPGA)上实现。

飞行器控制系统的故障可能导致飞行器运行的严重故障，因此，采取一切措施以确保可以在可能的情况下避免飞行器控制系统的任何部件的故障是重要的。但是，如果部件确实发生了故障，则系统需要能够继续有效运行。

因此，航空当局对飞行器控制系统提出了严格的安全要求。例如，通常要求每个处理通道具有多个(冗余)处理电路。例如，每个通道通常可以包括用于管理处理通道上的信号的主动控制器和监测主动控制器的操作(例如，通道监测)的监测控制器。通常，还要求每个通道上的控制器彼此不同或“相异”。可以例如根据系统和所要求的关键安全级别指定各种程度的相异性。

因此，当设计用于这种飞行器控制系统的安全架构以同时满足这些要求时可能是困难的，然而申请人相信在这方面有改进的空间。

发明内容

本公开的实施方案提供一种在其上实现至少第一处理电路和第二处理电路的现场可编程门阵列(FPGA)，其中第一处理电路和第二处理电路中的每个包括数字核和相关联外围部件，其中第一处理电路中的数字核与第二处理电路中的数字核相异，并且其中第一处理电路和第二处理电路在布局规划图中彼此隔离。

因此，提供了一种在其上实现多个处理电路的(单个)FPGA，每个处理电路包括数字核和相关联外围(例如输入/输出)部件。不同处理电路的数字核彼此相异(不同)。例如，第一处理电路的数字核可以具有第一逻辑，而第二处理电路的数字核可以具有第二不同的逻辑。

以上布置提供了改进的架构(布局)，其中可以容易满足确保和示出不同处理核的相异性的要求，这是因为处理电路在布局规划图中完全被隔离，但是使用相同的基本FPGA，并且因此允许减少部件数量，从而有可能简化设计过程。

在一些实施方案中，FPGA仅在其上实现第一处理电路和第二处理电路。即，FPGA可以是双核FPGA。然而，还设想，FPGA可以具有根据需要在其上实现的其它处理电路和/或数字核，这些处理电路和/或数字核可以(或可以不)与第一处理电路和第二处理电路相异。

在实施方案中，处理电路被隔离，使得处理电路不共享任何(核或外围)部件。每个处理电路因此可以具有其本身的相关联输入/输出接口。例如，每个处理电路通常可以包括以下中的一个或多个：(i)串行接口；(ii)外部存储器接口；(iii)外部总线接口；(iv)通用输入/输出模块；以及(v)功率桥控制器。

在实施方案中，第一处理电路和第二处理电路之间的通信是在FPGA外部进行的。因此，在实施方案中，第一处理电路和第二处理电路可以(仅)经由在外部连接到FPGA的通信线路进行通信。例如，每个处理电路可以包括核间通信模块，该核间通信模块被配置为促进经由外部通信线路与其它处理电路的通信。

因此，在实施方案中，第一处理电路和第二处理电路被隔离，使得FPGA上的电路之间没有内部通信。