[发明专利]一种超低线性灵敏度的CMOS电压基准电路

说明书

本发明公开了一种超低线性灵敏度的CMOS电压基准电路，包括：第一本征NMOS管M1、第二本征NMOS管M2、标准NMOS管M3，其中输入信号VDD与第一本征NMOS管M1的漏极相连，第一本征NMOS管M1的栅极分别与标准NMOS管M3的栅极和漏极相连，且标准NMOS管M3的漏极与输出基准电压V_REF相连，以及第一本征NMOS管M1的源极与第二本征NMOS管M2的漏极相连；第二本征NMOS管M2的栅极与地信号GND相连，且第二本征NMOS管M2的源极分别与标准NMOS管M3的漏极和输出基准电压V_REF相连；标准NMOS管M3的源极与地信号GND相连。本发明可以有效的降低电压基准的线性灵敏度，从而抑制由于电源电压对电压基准所造成的影响，同时可以减小芯片面积从而节约电路成本。

技术领域

本发明涉及一种超低线性灵敏度的CMOS电压基准电路，属于电压基准的技术领域。

背景技术

电压基准模块在模拟电路和数模混合电路中都是一个重要的基础模块，电压基准需要提供一个不随工艺、电源电压和温度而改变的基准电压。随着高集成度、低功耗的发展，使对电压基准的设计更加严格。在低电压下，电压基准的设计会有更多的难点。

现在主要的电压基准可以分为带隙基准电压和CMOS基准电压。由于带隙基准电压中需要使用到BJT器件，受到BJT器件本身特性的影响，带隙基准电路很难工作在低电压的情况下。因此工作在低电压的电压基准电路一般是采用CMOS结构。最传统的CMOS电压基准是2T基准源，其主要思想是通过流过一个本征NMOS和一个标准NMOS的电流相等，从而得到基准电压的表达式，基准电压的表达式中包含了由于两个不同类型的管子的阈值电压差值所构成的正温度系数项以及通过调整管子尺寸所构成的负温度项，通过调整管子尺寸得到一个零温度系数的基准电压。但是由于该结构的本征NMOS管的漏极直接与VDD相接，当VDD发现变化时，由于沟道长度调制效应，基准电压也会发生变化，这种结构的线性灵敏度较高。

发明内容

本发明所要解决的技术问题在于克服现有技术的不足，提供一种超低线性灵敏度的CMOS电压基准电路，通过在原来的本征NMOS的漏极串联一个本征NMOS使原来的本征NMOS的漏极为低阻态，从而降低沟道调制效应的影响，降低电路的线性灵敏度。

本发明具体采用以下技术方案解决上述技术问题：

一种超低线性灵敏度的CMOS电压基准电路，包括：第一本征NMOS管M1、第二本征NMOS管M2、标准NMOS管M3，其中输入信号VDD与第一本征NMOS管M1的漏极相连，第一本征NMOS管M1的栅极分别与标准NMOS管M3的栅极和漏极相连，且标准NMOS管M3的漏极与输出基准电压V_REF相连，以及第一本征NMOS管M1的源极与第二本征NMOS管M2的漏极相连；第二本征NMOS管M2的栅极与地信号GND相连，且第二本征NMOS管M2的源极分别与标准NMOS管M3的漏极和输出基准电压V_REF相连；标准NMOS管M3的源极与地信号GND相连。

进一步地，作为本发明的一种优选技术方案：所述第一本征NMOS管M1和第二本征NMOS管M2均为宽长比可调的本征NMOS管。

本发明采用上述技术方案，能产生如下技术效果：

本发明提出的超低线性灵敏度的CMOS电压基准电路，通过在传统2T CMOS电压基准的漏极基础上串联了一个本征NMOS管，从而实现漏极为低阻态，降低电源电压对输出电压的影响，同时在电路中没有使用电流镜，消除了电流镜失配所造成的影响，通过增加的MOS管也实现了动态调节的过程，由于电路的调节回路简单，电路可以工作在较低的电源电压下，并且所有的MOS管都工作在亚阈值区，降低了功耗。

因此，本发明可以实现更低的线性灵敏度电压基准，同时又可以减小芯片面积从而节约电路成本；本发明同时消除了电流镜失配可能带来的问题。该电路作为模拟电路的基本单元，可实现具有更低的线性灵敏度的电压基准，可以运用到能量收集等低电压电路中。