[发明专利]SGT器件的工艺方法有效
申请号: | 201911291567.8 | 申请日: | 2019-12-16 |
公开(公告)号: | CN111128703B | 公开(公告)日: | 2022-08-16 |
发明(设计)人: | 张辉;陈正嵘 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 焦健 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | sgt 器件 工艺 方法 | ||
1.一种SGT器件的工艺方法,针对在沟槽中形成多晶硅源极及多晶硅栅极,其特征在于:包含如下的工艺步骤:
第一步,在重掺杂的半导体衬底上形成沟槽型栅极,所述的沟槽型栅极是在衬底上形成沟槽,然后淀积一层介质层以及一层衬垫氧化层,然后沉积多晶硅并回刻,形成源极多晶硅;所述的介质层为栅介质层,衬垫氧化层覆盖在栅介质层表面,回刻多晶硅至其上表面位于沟槽中部区域;回刻完成后沟槽上部的侧边保留有衬垫氧化层;
第二步,再次形成一层热氧化层;所述的热氧化层形成于沟槽内,覆盖在沟槽上部侧壁的衬垫氧化层上,以及沟槽下部的多晶硅上表面;
第三步,采用HDPCVD法再沉积一层氧化层;HDPCVD法沉积的氧化层覆盖于沟槽上部的热氧化层之上,能使热氧化层的表面更加平坦,沟槽剩余空间的底部拐角过渡更平滑;
第四步,移除沟槽上部侧边的衬垫氧化层,露出栅介质层;
第五步,淀积多晶硅并回刻,完成沟槽上部的多晶硅栅极的制作。
2.如权利要求1所述的SGT器件的工艺方法,其特征在于:所述的热氧化层的厚度为5250Å。
3.如权利要求1所述的SGT器件的工艺方法,其特征在于:所述的HDPCVD法沉积的氧化层的厚度为1000Å。
4.如权利要求1所述的SGT器件的工艺方法,其特征在于:第四步中,沟槽上部的衬垫氧化层去除,保留沟槽侧壁的介质层,沟槽下部的多晶硅上表面保留一层热氧化层,沟槽侧壁的介质层与下部热氧化层融合形成整体,形成沟槽上部的隔离空间,用于完成沟槽上部多晶硅栅极的制作。
5.如权利要求1所述的SGT器件的工艺方法,其特征在于:所述HDPCVD法沉积的氧化层能有效增加热氧化层的厚度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911291567.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造