[发明专利]一种基于高速PCI-E接口硬盘连接机构在审
申请号: | 201911292747.8 | 申请日: | 2019-12-12 |
公开(公告)号: | CN111124960A | 公开(公告)日: | 2020-05-08 |
发明(设计)人: | 张凯;张宁;孙大东;于水;吴磊;张明庆;韩琼;胡晗;王吕大 | 申请(专利权)人: | 北京计算机技术及应用研究所 |
主分类号: | G06F13/16 | 分类号: | G06F13/16 |
代理公司: | 中国兵器工业集团公司专利中心 11011 | 代理人: | 张然 |
地址: | 100854*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 高速 pci 接口 硬盘 连接 机构 | ||
1.一种基于高速PCI-E接口硬盘连接机构,其特征在于,包括:
完成初始配置后,主板PCI-E控制器A通过主板PCI-E总线与扩展背板连通;在扩展背板PCI-E SWITCH电路中,扩展背板通过扩展背板PCI-E总线与硬盘C连通,扩展背板通过扩展背板PCI-E总线与硬盘D连通,扩展背板通过扩展背板PCI-E总线与硬盘E连通,扩展背板通过扩展背板PCI-E总线与硬盘F连通,扩展背板电路(4)作为主板PCI-E控制器A的下游主板PCI-E设备;PCI-E NVME硬盘电路C(18)、PCI-E NVME硬盘电路D(19)、PCI-E NVME硬盘电路E(20)以及PCI-E NVME硬盘电路F(21)作为扩展背板电路(4)的下游主板PCI-E设备,通过扩展背板PCI-E SWITCH电路端口a和端口b与主板PCI-E控制器相连,通过扩展背板PCI-ESWITCH电路端口c、端口d、端口e以及端口f与PCI-E NVME硬盘相连,实现PCI-E的接口扩展。
2.如权利要求1所述的基于高速PCI-E接口硬盘连接机构,其特征在于,主板PCI-E控制器电路(1)包括:MINI SAS HD连接器A(2)和MINI SAS HD连接器B(3);主板PCI-E控制器A通过主板PCI-E总线与扩展背板MINI SAS HD连接器A和MINI SAS HD连接器B双向连接。
3.如权利要求2所述的基于高速PCI-E接口硬盘连接机构,其特征在于,扩展背板电路(4)包括:扩展背板PCI-E SWITCH(7)、串行EEPROM(8)、时钟芯片(9)、MINI SAS HD连接器A(5)、MINI SAS HD连接器B(6)、U.2连接器C(10)、U.2连接器D(11)、U.2连接器E(12)以及U.2连接器F(13);
在扩展背板PCI-E SWITCH电路中,扩展背板U.2连接器C与PCI-E NVME硬盘硬盘C的U.2连接器C通过PCI-E总线双向连接,扩展背板U.2连接器D与PCI-E NVME硬盘硬盘D的U.2连接器D通过PCI-E总线双向连接,扩展背板U.2连接器E与PCI-E NVME硬盘硬盘E的U.2连接器E通过PCI-E总线双向连接,扩展背板U.2连接器F与PCI-E NVME硬盘硬盘F的U.2连接器F通过PCI-E总线双向连接,扩展背板PCI-E SWITCH芯片与串行EEPROM通过SMBus总线双向连接,时钟芯片的输入端与主板PCI-E控制器A输出端MINI SAS HD连接器A的时钟连接。
4.如权利要求3所述的基于高速PCI-E接口硬盘连接机构,其特征在于,硬盘电路分别包括PCI-E NVME硬盘电路C(18)和U.2连接器C(14)、PCI-E NVME硬盘电路D(19)和U.2连接器D(15)、PCI-E NVME硬盘电路E(20)和U.2连接器E(16)、PCI-E NVME硬盘电路F(21)和U.2连接器F(17);
时钟芯片的输出端与PCI-E NVME硬盘硬盘C、PCI-E NVME硬盘硬盘D、PCI-E NVME硬盘硬盘E、PCI-E NVME硬盘硬盘F的U.2连接器进行连接;在主板PCI-E交换电路中,主板PCI-E管理芯片与串行EEPROM通过SMBus总线双向连接,时钟芯片的输出端与主板PCI-E管理芯片的输入端连接。
5.如权利要求1所述的基于高速PCI-E接口硬盘连接机构,其特征在于,基于主板PCI-E总线的高速PCI-E接口硬盘连接机构系统上电后,扩展背板的PCIE SWITCH芯片通过SMBus总线读取串行EEPROM中的初始配置文件,完成初始配置。
6.如权利要求4所述的基于高速PCI-E接口硬盘连接机构,其特征在于,初始配置文件的内容为对扩展背板PCIE SWITCH芯片(7)的设置,包括:端口a和端口b设置成上行接口,速度为PCIE 3.0x8,透明桥,向下兼容PCIE 3.0x4;端口c设置成下行接口,速度为PCIE3.0x4,透明桥;端口d设置成下行接口,速度为PCIE 3.0x4,透明桥;端口e设置成下行接口,速度为PCIE 3.0x4,透明桥;端口f设置成下行接口,速度为PCIE 3.0x4,透明桥;设置扩展背板PCIE SWITCH芯片(7)的时钟模式为全局时钟模式,通过PCIE时钟buffer(9)扩展时钟,分别给到扩展背板PCIE SWITCH芯片(7)、PCI-E NVME硬盘电路C(18)、PCI-E NVME硬盘电路D(19)、PCI-E NVME硬盘电路E(20)、PCI-E NVME硬盘电路F(21)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京计算机技术及应用研究所,未经北京计算机技术及应用研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911292747.8/1.html,转载请声明来源钻瓜专利网。