[发明专利]一种基于FPGA的图像放大方法

说明书

本发明公开了一种基于FPGA的图像放大方法，包括以下步骤：在FPGA中定义一个步长step；设置一个加法器，每插入一个像素，加法器就加一次所述步长step；定义相邻两个像素亮度值为x、y，当前加法器的值为m，加法器最大值为N，则新插入的像素的亮度值Z通过公式确定。本发明的有益效果在于，将图像放大处理的过程全部由FPGA处理，提高了系统运行的效率和系统的稳定性；插入像素亮度计算的方法在计算效率和图像保真之间实现了平衡。

技术领域

本发明涉及一种图像放大的方法，尤其是涉及一种基于FPGA的图像放大方法。

背景技术

传统的图像放大技术，一般都是利用电脑CPU，或者电脑显卡GPU来实现，比如在电脑上放大观看一张照片。利用CPU加GPU做成的图像拼接处理器，成本高，而且稳定性差，无法避免长时间使用后经常出现系统死机的问题，而且随着屏幕的扩大，需要处理的显示单元数量的扩大，系统性能会出现明显下降。

利用FPGA(现场可编程门阵列)来实现图像放大、分配的功能，可以克服现有技术的缺点，成本只有CPU加GPU的三分之一，而且性能稳定，可以实现长时间无故障运行，性能不会随着规模的扩大而降低。

本发明方法是用于图像拼接处理器的数据处理通道。图像拼接处理器的主要功能是把输入的图像放大，然后把图像分割成多部分，再把各个部分分配到多个显示单元上去显示，最终实现一个超大屏幕输出画面的效果。

发明内容

为了克服现有技术的缺陷，本发明提出一种基于FPGA的图像放大方法，图像放大数据处理的过程全部由FPGA实现。

为了实现上述发明目的，本发明采用如下技术方案：

一种基于FPGA的图像放大方法，包括以下步骤：

S01，定义一个步长step，所述步长step用于控制输入图像放大的倍数；

S02，设置一个加法器，定义所述加法器的和的最大值是N；每插入一个像素，加法器就加一次所述步长step；加法器加一次或多次步长后，加起来的和值将超出N，和值会溢出，若加法器溢出，加法器的和值减去最大值N，同时输出溢出标记；

S03，设置一个存储器，用于存储某一行的图像数据；对于任意一行图像数据，从存储器中读出相邻两个像素的值，并且定义该两个像素为前一个像素值O(a,b)和后一个像素值O(a,b+1)，其中，a、b分别表示像素的行、列；

S04，若加法器没有溢出，定义前一个像素值O(a,b)亮度值为x，后一个像素值O(a,b+1)的亮度为y，当前加法器的值为m，则新插入的像素的亮度值Z通过公式(1)确定：

S05，若加法器溢出，从存储器里读取后一个像素值O(a,b+2)，同时设定像素值O(a,b+1)是前一个像素值，像素值O(a,b+2)是后一个像素值，并通过公式(1)确定新插入像素值的亮度，直至加法器再次溢出；

S06，当一行图像处理完毕后，再处理下一行数据。

作为优选方案，所述通过上述步骤S03至S06处理图像每列像素的插入。

作为优选方案，每个像素有红绿蓝三个颜色分量，图像放大处理时，对三个颜色分量分别处理。

作为优选方案，定义图像实际需要的放大倍数为P，所述步长step的值通过公式(2)计算，

step＝N/P (2)。

本发明的有益效果在于，将图像放大处理的过程全部由FPGA处理，提高了系统运行的效率和系统的稳定性；插入像素亮度计算的方法在计算效率和图像保真之间实现了平衡。

附图说明