[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供衬底；在衬底上形成多个分立的核心层，多个核心层之间的最小间距为第二间距，其他间距为第一间距；在具有第二间距的核心层之间形成第二侧墙层；去除第一侧墙层并保留第二侧墙层；在露出的核心层的侧壁上形成第三侧墙层；去除核心层以及第二侧墙层；以第三侧墙层为掩膜刻蚀衬底，形成目标图形。本发明实施例中，核心层和第二侧墙层用于定义第三侧墙层之间的间距，以垂直于核心层侧壁延伸方向为横向，根据工艺需要，改变核心层和第二侧墙层的横向尺寸，可以调整第三侧墙层之间的间距，从而更易形成多样的具有不均匀间距目标图形，进而有利于提高半导体结构的灵活性和普遍适用性。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

光刻(photolithography)技术是常用的一种图形化方法，是半导体制造工艺中最为关键的生产技术。随着半导体工艺节点的不断减小，自对准双重图形化(self-aligneddouble patterning，SADP)方法成为近年来受到青睐的一种图形化方法，该方法能够增加形成于衬底上的图形的密度，进一步缩小相邻两个图形的间距(pitch)，从而使光刻工艺克服光刻分辨率的极限。

随着图形特征尺寸(critical dimension，CD)的不断缩小，自对准四重图形化(self-aligned quadruple patterning，SAQP)方法应运而生。自对准双重图形化方法在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的两倍，即可以获得1/2最小间距(1/2pitch)，而自对准四重图形化方法在不改变目前光刻技术的前提下(即光刻窗口大小不变)，在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的四倍，即可以获得1/4最小间距(1/4pitch)，从而可以极大地提高半导体集成电路的密度，缩小图形的特征尺寸，进而有利于器件性能的提高。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升半导体结构的灵活性和普遍适用性。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成多个分立的核心层，多个所述核心层之间的最小间距为第二间距，其他间距为第一间距；在所述核心层的侧壁上形成第一侧墙层，形成在具有第二间距的所述核心层之间的所述第一侧墙层融合在一起构成第二侧墙层；去除所述第一侧墙层并保留所述第二侧墙层；在露出的所述核心层的侧壁上形成第三侧墙层；去除所述核心层以及第二侧墙层；以所述第三侧墙层为掩膜刻蚀所述衬底，形成目标图形。

可选的，所述核心层包括中间核心层和位于所述中间核心层顶壁和侧壁的包覆层。

可选的，所述包覆层的厚度为2纳米至5纳米。

可选的，形成所述核心层的步骤包括：提供初始核心层；对所述初始核心层的侧壁以及顶壁进行氧化处理形成氧化层，所述氧化层作为包覆层，剩余的所述初始核心层作为中间核心层。

可选的，垂直于所述核心层侧壁延伸方向为横向；对所述初始核心层的侧壁以及顶壁进行氧化处理形成所述包覆层的步骤中，氧化1单位横向尺寸的所述初始核心层，形成1.1单位至1.3单位横向尺寸的所述包覆层。

可选的，所述氧化处理的工艺包括热氧化工艺或原位水蒸气氧化工艺。

可选的，所述包覆层的材料包括氧化硅。

可选的，去除所述核心层以及第二侧墙层的步骤包括：去除所述中间核心层顶壁的所述包覆层；去除所述中间核心层顶壁的所述包覆层后，采用干法刻蚀工艺去除所述中间核心层和第二侧墙层；去除所述中间核心层和第二侧墙层后，去除剩余的所述包覆层。

可选的，采用干法刻蚀工艺去除所述中间核心层和第二侧墙层的步骤中，采用的刻蚀气体包括NF₃和H₂。