[发明专利]信息处理设备

权利要求书

1.一种信息处理设备，该信息处理设备包括：

控制装置，该控制装置接收到复位信号就复位；以及

控制对象装置，该控制对象装置由从所述控制装置的端子发送的信号控制，

其中，所述控制装置包括第四端子，当所述控制装置复位时，该第四端子被断开并且需要将所述控制对象装置的已连接端子的信号保持在高电平，

所述第四端子连接至第二NMOS晶体管的源极，所述NMOS为负沟道金属氧化物半导体，

所述第二NMOS晶体管的栅极接收在低状态下来执行复位所利用的复位信号，

所述第二NMOS晶体管的漏极连接至所述控制对象装置的端子，并且

所述信息处理设备还包括：

第三上拉电阻器，该第三上拉电阻器上拉所述第二NMOS晶体管的所述漏极与所述控制对象装置的所述端子之间的电位。

2.一种信息处理设备，该信息处理设备包括：

控制装置，该控制装置接收到复位信号就复位；以及

控制对象装置，该控制对象装置由从所述控制装置的端子发送的信号控制，

其中，所述控制装置包括第五端子，当所述控制装置复位时，该第五端子变为低状态，并且需要将所述控制对象装置的已连接端子的信号保持在低电平，

所述第五端子连接至第三NMOS晶体管的栅极，所述NMOS为负沟道金属氧化物半导体，

所述第三NMOS晶体管的源极连接至地，并且

所述第三NMOS晶体管的漏极连接至第四NMOS晶体管的栅极，

所述第四NMOS晶体管的源极连接至地，

所述第四NMOS晶体管的漏极连接至所述控制对象装置的端子，并且

该信息处理装置还包括：

第三下拉电阻器，该第三下拉电阻器下拉所述第五端子与所述第三NMOS晶体管的所述栅极之间的电位；

第四上拉电阻器，该第四上拉电阻器上拉所述第三NMOS晶体管的所述漏极与所述第四NMOS晶体管的所述栅极之间的电位；以及

第五上拉电阻器，该第五上拉电阻器上拉所述第四NMOS晶体管的所述漏极与所述控制对象装置的所述端子之间的电位。

3.根据权利要求1所述的信息处理设备，其中，

所述控制装置包括：

第一端子，该第一端子在所述控制装置复位时变为浮置状态并且需要将所述控制对象装置的已连接端子的信号保持在高电平；以及

第二端子，该第二端子在所述控制装置复位时变为浮置状态并且需要将所述控制对象装置的已连接端子的信号保持在低电平，并且

该信息处理设备还包括：

第一上拉电阻器，该第一上拉电阻器上拉所述第一端子处的电位；以及

第一下拉电阻器，该第一下拉电阻器下拉所述第二端子处的电位。

4.根据权利要求1所述的信息处理设备，其中，

所述控制装置还包括第三端子，该第三端子在所述控制装置复位时变为低状态并且需要将所述控制对象装置的已连接端子的信号保持在高电平，

所述第三端子连接至第一NMOS晶体管的栅极，所述NMOS为负沟道金属氧化物半导体，

所述第一NMOS晶体管的源极连接至地，并且

所述第一NMOS晶体管的漏极连接至所述控制对象装置的端子，并且

该信息处理设备还包括：

第二下拉电阻器，该第二下拉电阻器下拉所述第三端子与所述第一NMOS晶体管的所述栅极之间的电位；以及

第二上拉电阻器，该第二上拉电阻器上拉所述第一NMOS晶体管的所述漏极与所述控制对象装置的所述端子之间的电位。

5.根据权利要求3所述的信息处理设备，其中，

所述控制对象装置包括：

系统，该系统执行预定处理，以及

电源电路，该电源电路向所述系统供电，所述第一端子连接至所述电源电路的端子，并且

所述第二端子连接至所述系统的端子。