[发明专利]一种输出序列长度与输入无关的低杂散MASHΔΣ调制器

说明书

本发明公开了一种输出序列长度与输入无关的低杂散MASH ΔΣ调制器，包括输入检测模块、第一EFM单元EFM 1a、第二EFM单元EFM 1b、第三EFM单元S‑EFM 2、第四EFM单元S‑EFM 3、噪声消除逻辑模块；将总的输入序列x[n]作为输入检测模块的输入信号，输入检测模块的第一和第二输出信号分别作为第一EFM单元EFM 1a的第一和第二输入信号，且输入检测模块的第三输出信号作为第二EFM单元EFM 1b的第二输入信号；第一EFM单元EFM 1a的第一输出信号分别作为噪声消除逻辑模块的第一输入信号和第二EFM单元EFM 1b的第一输入信号，以及将噪声消除逻辑模块的输出信号为总的输出信号y[n]以输出。本发明仅增加较小的硬件开销，实现了和输入无关的最大输出序列长度，降低了输出杂散。

技术领域

本发明涉及一种输出序列长度与输入无关的低杂散MASHΔΣ调制器，属于ΔΣ调制器的技术领域。

背景技术

ΔΣ调制器应用于频率综合、模数转换等电路当中，其可将精度较高的输入数据转换成一串精度较低的数据序列，输出数据序列的平均值与输入数据相同。通过ΔΣ调制器，有限的电路资源可以实现较高的分辨率。

多级噪声整形(Multistage noise-shaping，简称MASH)结构的ΔΣ调制器因其固有的稳定性被广泛采用。MASH调制器输出序列长度是输出序列随机性的标志，随机性越高则杂散越小。输出序列的中包含的频率成分会直接影响应用整体的频谱纯度，因此降低输出杂散一直是研究热点。增加随机成分的注入可以提升输出序列的随机性，然而，这类方法通常伴随着硬件开销的增加。另一方面，输出序列的长度通常会受到输入值的影响，杂散水平的不统一也增加了周围电路的设计难度。因此，研究一种用较小的硬件开销来实现与输入序列无关的最长输出序列长度，以降低杂散的MASHΔΣ调制器结构至关重要。

发明内容

本发明所要解决的技术问题在于，解决现有的MASHΔΣ调制器的输出序列的长度通常会受到输入值的影响，影响最长输出序列长度导致输出杂散的问题，提供一种输出序列长度与输入无关的低杂散MASHΔΣ调制器，仅增加较小的硬件开销，实现了和输入无关的最大输出序列长度，降低了输出杂散。

本发明具体采用以下技术方案解决上述技术问题：

一种输出序列长度与输入无关的低杂散MASHΔΣ调制器，包括输入检测模块、第一EFM单元EFM 1a、第二EFM单元EFM 1b、第三EFM单元S-EFM 2、第四EFM单元S-EFM 3、噪声消除逻辑模块；

其中，将总的输入序列x[n]作为输入检测模块的输入信号，输入检测模块的第一和第二输出信号分别作为第一EFM单元EFM 1a的第一和第二输入信号，且输入检测模块的第三输出信号作为第二EFM单元EFM 1b的第二输入信号；第一EFM单元EFM 1a的第一输出信号分别作为噪声消除逻辑模块的第一输入信号和第二EFM单元EFM 1b的第一输入信号，且第一EFM单元EFM 1a的第二输出信号左移j位后作为第三EFM单元S-EFM 2的第一输入信号；第二EFM单元EFM 1b的输出信号作为第三EFM单元S-EFM 2的第二输入信号，第三EFM单元S-EFM 2的第一输出信号分别作为噪声消除逻辑模块的第二输入信号和第四EFM单元S-EFM 3的第二输入信号，且第三EFM单元S-EFM 2的第二输出信号作为第四EFM单元S-EFM 3的第一输入信号；第四EFM单元S-EFM 3的输出信号作为噪声消除逻辑模块的第三输入信号，以及将噪声消除逻辑模块的输出信号为总的输出信号y[n]以输出。