[发明专利]一种钽掩模的制备方法

说明书

本发明公开了一种钽掩模的制备方法，属于微电子制造技术领域，解决了现有技术中制备65nm或更小尺寸的MTJ单元需要配合较薄的钽硬掩模层，但钽膜层需要有足够的厚度来完成MTJ的完全刻蚀的矛盾，以及实际MTJ尺寸大于光刻尺寸的问题。一种钽掩模的制备方法，包括以下步骤：步骤1.在基体上依次形成钽掩模、SOC和SOG；步骤2.将图案通过光刻工艺转移到SOG的顶部；步骤3.刻蚀SOG；步骤4.刻蚀SOC；步骤5.去除SOG；步骤6.利用SOC做掩模刻蚀钽掩模。本发明满足小尺寸MTJ单元的制备。

技术领域

本发明属于微电子制造技术领域，特别涉及一种钽掩模的制备方法。

背景技术

近年来，采用磁性隧道结(MTJ)的磁电阻效应的磁性随机存储器(MRAM，MagneticRadom Access Memory)被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。

现在的MRAM制造工艺中，重金属(比如Ta)会沉积在MTJ的顶部，既作为MTJ刻蚀用的掩模，也作为顶电极的导电通道。制备65nm或更小尺寸的MTJ单元需要193nm或更精细的光刻技术，这样就使得光刻胶层的厚度被限制不能太厚。但是较薄的光刻胶层就需要配合较薄的钽(Ta)硬掩模层，以保证在进行刻蚀图案转移过程中，光刻掩膜消耗完之前已完全形成硬掩模图案，但钽(Ta)膜层需要有足够的厚度来完成MTJ的完全刻蚀，为了克服这一矛盾，在制备65nm或更小尺寸的MTJ单元时，必须使用不同于简单钽(Ta)硬掩模的其它方案。此外，在刻蚀MTJ的过程中由于采用的是离子束(IBE)刻蚀，最终会造成实际MTJ尺寸大于光刻尺寸，所以也变相提高了对光刻的要求。

发明内容

鉴于以上分析，本发明旨在提供一种钽掩模的制备方法，用以解决制备65nm或更小尺寸的MTJ单元需要配合较薄的钽(Ta)硬掩模层，但钽(Ta)膜层需要有足够的厚度来完成MTJ的完全刻蚀的矛盾，以及实际MTJ尺寸大于光刻尺寸等问题。

本发明的目的主要是通过以下技术方案实现的：

一种钽掩模的制备方法，包括以下步骤：

步骤1.在基体上依次形成钽掩模、SOC和SOG；

步骤2.将图案通过光刻工艺转移到SOG的顶部；

步骤3.刻蚀SOG；

步骤4.刻蚀SOC；

步骤5.去除SOG；

步骤6.利用SOC做掩模刻蚀钽掩模。

步骤1中，沉积钽掩模后，依次旋涂SOC和SOG；

旋涂SOC后100-200度热板软烘0.5-2分钟；250-350度热板硬烘2-10分钟；

旋涂SOG后100-200度热板软烘0.5-2分钟；250-350度热板硬烘2-10分钟。

步骤1中，基体包括从下至上依次设置的晶圆衬底、底电极层、种子层、反铁磁层、钉扎层、隧穿层和自由层。

步骤3中，利用光刻胶做掩模采用反应离子束刻蚀SOG。

步骤3的刻蚀工艺为：温度为室温，压力为30-90mTorr，刻蚀气体为Ar、CHF₃和CF₄，Ar的流量为100-300sccm，CHF₃流量为2-10sccm，CF₄流量为10-60sccm，27MHz射频电源为100-500W，2MHz射频电源为50-150W。

步骤4中，利用光刻胶和SOG做掩模ICP刻蚀SOC。