[发明专利]像素混合补偿电路及像素混合补偿方法

权利要求书

1.一种像素混合补偿电路，其特征在于，包括呈阵列式排布的多个像素内部驱动电路、及通过一第一开关(Scan)电性连接每一像素内部驱动电路的外部补偿电路；

每一像素内部驱动电路均包括：

第一薄膜晶体管(T1)，所述第一薄膜晶体管的栅极电性连接第一节点(G)，所述第一薄膜晶体管的源极电性连接第二节点(S)，所述第一薄膜晶体管的漏极接入电源电压(VDD)；

第二薄膜晶体管(T2)，所述第二薄膜晶体管的栅极接入写入信号(WR)，所述第二薄膜晶体管的源极接入数据信号(Data)，所述第二薄膜晶体管的漏极电性连接第一节点(G)；

第三薄膜晶体管(T3)，所述第三薄膜晶体管的栅极接入写入信号(WR)，所述第三薄膜晶体管的源极电性连接第一节点(G)，所述第三薄膜晶体管的漏极电性连接感应线(Sensing)；

第四薄膜晶体管(T4)，所述第四薄膜晶体管的栅极接入扫描信号(Sen)，所述第四薄膜晶体管的源极电性连接第二电容(Cp)，所述第四薄膜晶体管的漏极电性连接所述第二节点(S)；

第一电容(Cst)，所述第一电容(Cst)的一端电性连接所述第一节点(G)，另一端电性连接所述第二节点(S)；

第二电容(Cp)，所述第二电容(Cp)的一端电性连接所述感应线(Sensing)；

有机发光二极管(D1)，所述有机发光二极管(D1)的阳极电性连接所述第二节点(S)，所述有机发光二极管(D1)的阴极接地；

其中，所述感应线(Sensing)电性连接多个寄生电容，每个寄生电容接地，每个寄生电容相互并联，所述感应线(Sensing)电性通过一第二开关(Spre)接入一参考电压(Vref)；

所述外部补偿电路用以检测所述第一节点与所述第二节点的基准电压Vgs与所述电源电压(VDD)是否相同，若不相同，则根据所述基准电压Vgs与所述电源电压(VDD)的差值，对输入至所述像素电路的数据信号进行校准，并将校准后的数据信号输入至所述像素电路。

2.根据权利要求1所述的像素混合补偿电路，其特征在于，

所述外部补偿电路包括：模数转换器、感应线(Sensing)、电压比较器、控制模块、存储器以及数模转换器；

所述模数转换器，其输入端电性连接对应的所述像素内部驱动电路中的所述感应线(Sensing)，其输出端电性连接电压比较器的输入端；

所述电压比较器，其输出端电性连接所述控制模块的输入端；

所述控制模块，其输出端电性连接所述存储器的输入端；

所述存储器，其输出端电性连接所述数模转换器的输入端；

所述数模转换器，其输出端电性连接对应的所述像素内部驱动电路中第二薄膜晶体管(T2)的源极。

3.根据权利要求1所述的像素混合补偿电路，其特征在于，

所述第一薄膜晶体管(T1)、所述第二薄膜晶体管(T2)、所述第三薄膜晶体管(T3)、及所述第四薄膜晶体管(T4)均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管、或非晶硅薄膜晶体管。

4.根据权利要求1所述的像素混合补偿电路，其特征在于，

所述写入信号(WR)以及所述扫描信号(Sen)通过外部时序控制器提供。

5.根据权利要求2所述的像素混合补偿电路，其特征在于，

所述写入信号(WR)、所述扫描信号(Sen)、及所述数据信号(Data)相组合，先后对应于一探测阶段，所述探测阶段包括：一第一阶段、一第二阶段以及一第三阶段；

在所述第一阶段，所述写入信号(WR)提供低电位，所述扫描信号(Sen)提供高电位，所述数据信号(Data)提供高电位，所述第二薄膜晶体管(T2)、所述第三薄膜晶体管(T3)、及所述第四薄膜晶体管(T4)均打开；

在所述第二阶段，所述写入信号(WR)提供低电位，所述扫描信号(Sen)提供高电位，所述数据信号(Data)提供高电位，所述第二薄膜晶体管(T2)以及所述第三薄膜晶体管(T3)关闭，且所述参考电压(Vref)与所述感应线断开；

在所述第三阶段，所述写入信号(WR)提供低电位，所述扫描信号(Sen)提供高电位，所述数据信号(Data)提供高电位。