[发明专利]一种新型DRAM集成电路的结构

说明书

一种新型DRAM集成电路的结构，涉及集成电路技术和半导体技术。本发明是基于一种新型的纵向柱状TMOS器件结构,最下层为N+掺杂衬底和N‑外延层作为漏极，中间是P外延层作为栅极沟道，最上方是N+锗硅外延层作为源极。柱状结构的外圈被氧化层包围，其中三面覆盖多晶硅层作为栅极，剩下一面覆盖金属层与MOS管的漏极形成电容。多晶硅上有一个引线孔，接字线。锗硅层上是另一个引线孔，接位线。本发明所要解决的关键技术问题是：提供一种DRAM结构，提供一种新型DRAM集成电路的结构，实现器件的小面积、高电流密度、低导通电阻，从而提高集成电路的集成度、存取速度，以及实现器件和集成电路安全工作电压的提高，而器件和集成电路的功耗仍比传统的器件和集成电路的功耗低。

技术领域

本发明涉及半导体器件及集成电路技术领域，具体集成电路中DRAM存储单元的设计。

背景技术

DRAM(Dynamic random-access memory)是一种半导体随机存储器，它是由一个晶体管和一个电容组成，如图2所示。它是1966年由IBM的Robert Dennard发明。因为电容上的电荷会随着时间而泄露，所以DRAM需要每隔一段时间，由存储更新电路重新写入一次存储的数据，这也是DRAM最显著的特征。DRAM芯片的设计一般要遵循两个规则:(1)存储电容的容值达到20-30fF；(2)阵列访问晶体管的驱动电流达到15μA,关态漏电流小于10–15fA.当DRAM技术进40nm技术节点时,遇到了严重的技术瓶颈.一方面电容器的电容难以达到25fF,另一方面,阵列访问晶体管的关态漏电流Ioff和驱动电流Ion也因为器件的短沟道效应和沟道宽度的缩小而难以达到指标。如何减小DRAM的存储单元面积，仍是一个急需解决的难题[1]。

为了克服传统CMOS器件的瓶颈，多种器件被先后采用制作DRAM单元。在um尺寸上，TMOS、VMOS器件都有被采用[2]。德国的Infineon开发了FINFET,实验证明FINFET有很高的驱动电流和极低的截止漏电流,有着比较高的开关比Ion/Ioff,但是当它的沟道长度达到40nm或者30nm的时候,FINFET中的尖角形状导致电场上升.因为FINFET关态时的最大电场超出2x10⁵V/cm,它的关态漏电流无法满足应用于DRAM所需的10fA的要求.因此,为更好应用于DRAM芯片,需要对FINFET进行特殊改进,譬如,添加额外的漂移区以便降低FINFET在关闭状态下的电场.由FINFET在DRAM中的不适用可以看到,DRAM芯片中器件要求和其他芯片中的器件要求极为不同,DRAM芯片中的阵列访问器件更加关注低漏电流[3]。

硅和锗就是人们最早发现的半导体材料，被公认为是第一代半导体材料，两者性质相似，但锗的禁带宽度小于硅的禁带宽度，虽然硅由于其资源丰富、低成本、工艺支持而成为现在半导体材料的主流，但是部分的使用锗可以让半导体器件有更好的性能[4]。在发明人李平教授、李肇基教授已成功申请的专利“窄禁带源漏区金属氧化物半导体场效应晶体管及集成电路”中就提出了，采用不同于器件衬底材料的窄禁带异质材料作为器件的源区或者源、漏区，使器件中的寄生BJT发射结成为异质结，并且有β1的特点，可以从器件上消除寄生BJT的影响[5]。

参考文献：

[1]A.K.Kuna,K.Kandpal and K.B.R.Teja,An investigation of FinFETbased digital circuits for low power applications,2017InternationalConference on Circuit,Power and Computing Technologies(ICCPCT),Kollam,2017,pp.1-6.doi:10.1109/ICCPCT.2017.8074280

[2]Hoffmann,K,Losehand,R.VMOS technology applied to dynamic RAMs[J].IEEE Journal of Solid-State Circuits,13(5):617-622.