[发明专利]一种阻变存储器单元结构及制备方法

说明书

本发明公开了一种阻变存储器单元结构，由相并联的一第一晶体管和一第二晶体管，以及与所述第一晶体管和所述第二晶体管共同连接的一阻变单元组成；其中，所述第一晶体管设有第一栅极、第一源极和第一漏极，所述第一栅极用于施加第一控制信号，所述第一源极用于施加第一源信号；所述第二晶体管设有第二栅极、第二源极和第二漏极，所述第二栅极用于施加第二控制信号，所述第二源极用于施加第二源信号；所述第一漏极与所述第二漏极连接，并共同连接所述阻变单元的一端，所述阻变单元的另一端用于施加位信号。本发明利用传统的1T1R单元面积制备2T1R单元结构，可同时兼顾阻变单元的各种不同操作电压需求，从而实现单元性能的显著提升。

技术领域

本发明涉及存储器技术领域，特别是涉及一种新型的阻变存储器单元结构及制备方法。

背景技术

阻变存储器(RRAM)是一种新型的非易失性存储器，其同时具有高速、低功耗、非易失性、高集成度以及与CMOS工艺兼容等优势，近年来已成为新型存储器领域的研究热点之一，甚至已经出现商业产品。

阻变存储器的单元结构是RRAM技术的核心，基于RRAM单元才能构建RRAM阵列并实现RRAM芯片。

目前，主流的RRAM单元结构通常是1T1R结构，其典型示意图如图1-图2所示，即由一个晶体管(T)和一个阻变单元(R)串联形成一个RRAM单元。其中，晶体管通常是平面MOS晶体管，可由CMOS前道工艺制备；然后，可通过后道金属互连集成阻变单元的叠层结构(RRAMstack)，从而形成1T1R单元。

传统1T1R单元的基本工作原理如下：晶体管的栅极(Gate)施加控制信号Vg，用于控制阻变单元的选通，晶体管的漏极(Drain)连接阻变单元，阻变单元的引出端施加位信号Vbit，晶体管的源极(Source)施加源信号Vs，通过Vg、Vbit和Vs的不同时序组合实现阻变单元的各种操作，包括阻变单元初始化(Forming)、数据存储/复位(Set/Reset)以及数据读写(Read)等。

不难看出，传统1T1R单元结构中的晶体管必须要满足各种操作之间的不同电压需求，而目前受限于现有阻变材料和制备工艺的不足，阻变单元各种操作之间的电压跨度较大。如图3所示的示例性结果，初始化电压高达4V以上，而复位电压却只有1.3V左右，如此大范围的电压跨度使得现有1T1R单元结构在选择晶体管时为了兼顾器件可靠性而不得不牺牲单元性能，另一方面增加控制晶体管则势必导致单元面积的显著增加，更不利于实现RRAM存储器的高密度集成。

因此，RRAM单元结构的优化目前已成为提升RRAM单元性能的重要探索方向，也是能否推动RRAM技术实现产业化应用亟需突破的关键技术之一。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种新型的阻变存储器单元结构及制备方法，利用传统的1T1R单元面积制备2T1R单元结构，可同时兼顾阻变单元的各种不同操作电压需求，从而实现单元性能的显著提升。

为实现上述目的，本发明的技术方案如下：

本发明提供一种阻变存储器单元结构，由相并联的一第一晶体管和一第二晶体管，以及与所述第一晶体管和所述第二晶体管共同连接的一阻变单元组成；其中，

所述第一晶体管设有第一栅极、第一源极和第一漏极，所述第一栅极用于施加第一控制信号，所述第一源极用于施加第一源信号；

所述第二晶体管设有第二栅极、第二源极和第二漏极，所述第二栅极用于施加第二控制信号，所述第二源极用于施加第二源信号；

所述第一漏极与所述第二漏极连接，并共同连接所述阻变单元的一端，所述阻变单元的另一端用于施加位信号。