[发明专利]金属互连结构的形成方法

说明书

本申请公开了一种金属互连结构的形成方法，包括：对晶圆进行除气和铜还原，该晶圆上形成有介质层，介质层中形成有通孔，除气和铜还原在同一腔体中进行，铜还原过程中通过加热促进铜还原反应；在通孔的侧壁沉积第一阻挡层；在第一阻挡层和介质层的表面沉积第二阻挡层；在第二阻挡层表面沉积铜籽晶；在铜籽晶表面形成铜金属层，铜金属层填充通孔。本申请通过在金属互连结构的形成过程中，将除气和铜还原在同一腔体中进行，且铜还原过程中通过加热促进铜还原反应，提高了铜还原的效率，从而能够提高晶圆表面产生的氧化铜的去除率，在一定程度上降低了器件的接触电阻。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种半导体制造的后端工艺中的金属互连结构的形成方法。

背景技术

随着半导体器件的关键尺寸(Critical Dimension，CD)的减小，后端工序(BackEnd of Line，BOEL)逐渐成为影响半导体制造的关键层。随着半导体制造的制程到28纳米以下，后端工序对制造良率的贡献大于80％，影响后端工序良率的关键因子包括电阻(Resistance，R)和电容(Capacity，C)。鉴于此，半导体制造业的持续改进计划(ContinuousImprovement Program，CIP)中提出的改进方向为较低的电阻和较低的寄生电容。

相关技术中提出的金属互连结构的形成方法包括：步骤S1，对晶圆进行除气(Degas)；步骤S2，对晶圆进行预处理；步骤S3，在晶圆上沉积扩散阻挡层；步骤S4，进行反溅射，去除多余的扩散阻挡层；步骤S5，在扩散阻挡层上沉积铜籽晶；步骤S6，在铜籽晶上沉积铜金属层，该铜金属层填充晶圆的介质层的通孔。

然而，基于相关技术提供的金属互连结构的形成方法制造的半导体器件的接触电阻较大，且寄生电容较大。

发明内容

本申请提供了一种金属互连结构的形成方法，可以解决相关技术中提出的金属互连结构的形成方法所导致器件的接触电阻较大的问题。

一方面，本申请实施例提供了一种金属互连结构的形成方法，包括：

对晶圆进行除气和铜还原，所述晶圆上形成有介质层，所述介质层中形成有通孔，所述除气和所述铜还原在同一腔体中进行，所述铜还原过程中通过加热促进铜还原反应；

在所述通孔的侧壁沉积第一阻挡层；

在所述第一阻挡层和所述介质层的表面沉积第二阻挡层；

在所述第二阻挡层表面沉积铜籽晶；

在所述铜籽晶表面形成铜金属层，所述铜金属层填充所述通孔。

可选的，所述第一阻挡层包括高氮非晶态钽层，所述高氮非晶态钽层包括氮元素和钽元素。

可选的，所述在所述通孔的侧壁沉积第一阻挡层，包括：

在所述通孔的侧壁，通过选择性沉积工艺沉积所述高氮非晶态钽层。

可选的，所述除气过程中的反应气体包括氩气和氢气。

可选的，所述铜还原过程中的加热温度为200摄氏度至400摄氏度。

可选的，在所述铜还原过程中，通过在所述腔体内产生原子态氢和/或氢离子将所述晶圆表面的氧化铜还原为铜。

可选的，在所述铜还原过程中，通过在所述腔体外产生原子态氢和/或氢离子，通过载气将所述原子态氢和/或氢离子带入所述腔体将所述晶圆表面的氧化铜还原为铜。

可选的，所述第二阻挡层包括钽。

可选的，所述在所述第一阻挡层和所述介质层的表面沉积第二阻挡层，包括：

通过PVD工艺在所述第一阻挡层和所述介质层的表面沉积钽。